一种绝对光栅信号处理方法
一种绝对光栅信号处理方法，所述信号处理方法包括以下步骤：首先，在由信号处理板卡提供的时钟信号CLK0I+、CLK0I-的激励下，绝对光栅的数据信号DATA0I+、DATA0I-共模滤波后经差分收发模块I传输给可编程逻辑器件，可编程逻辑器件对输入信号处理后输出两路与输入信号相同的信号，一路信号经差分收发模块II并共模滤波后传输给驱动器，令一路信号经差分收发模块III并共模滤波后传输给上位机。本发明将绝对光栅信号一分为二，实现了驱动器和上位机同时需要位置反馈时反馈给上位机的位置信号是绝对信号，使得上位机控制系统有效地发挥了绝对光栅相比于增量光栅在位置控制中的优势。
发明专利
CN201310556667.5
2013-11-11
CN103560780A
2014-02-05
H03K19/0175(2006.01)I
清华大学%北京华卓精科科技有限公司
朱煜;成荣;李敏;杨开明;刘召;穆海华
100084 北京市海淀区100084信箱82分箱清华大学专利办公室
北京鸿元知识产权代理有限公司 11327
邸更岩
北京;11
一种绝对光栅信号处理方法，所述绝对光栅信号包括DATA0I+、DATA0I?、CLK0I+和CLK0I?，其中，DATA0I+和DATA0I?为数据信号，CLK0I+和CLK0I?为时钟信号，其特征在于：所述绝对光栅信号采用如下信号处理板卡进行处理：该信号处理板卡包括可编程逻辑器件、差分收发模块和共模滤波模块；所述可编程逻辑器件分为顶层模块及时钟发生子模块、数据接收子模块、数据发送子模块I、数据发送子模块II和使能子模块；其中，顶层模块用于设置数据接收模块的配置信息和实例化各子模块；时钟发生子模块用于将可编程逻辑器件的系统时钟分频以产生所需的同步时钟；使能子模块用于使能数据接收子模块和数据发送子模块I、数据发送子模块II；数据接收子模块用于接收绝对光栅的数据信号，将绝对光栅串行的数据信号转换为并行的数据信号，并通过分时复用将一路并行的数据信号分成完全相同的两路并行的数据信号，分别输出给数据发送子模块I和数据发送子模块II；数据发送子模块I和数据发送子模块II用于将接收的并行的数据信号转换为串行的数据信号，附加时钟信号发送出去；所述差分收发模块用于实现可编程逻辑器件与绝对光栅、驱动器或上位机的信号传输；所述共模滤波模块用于实现信号的共模滤波；所述信号处理方法包括以下步骤：1）可编程逻辑器件提供的同步时钟信号CLK0_O经差分收发模块I转变成时钟信号CLK0+、CLK0?，再经共模滤波模块I共模滤波后转变成时钟信号CLK0I+、CLK0I?传输给绝对光栅；绝对光栅在时钟信号CLK0I+、CLK0I?激励下将数据信号DATA0I+、DATA0I?通过绝对光栅接口传输到信号处理板卡，经共模滤波模块I共模滤波后转变成数据信号DATA0+、DATA0?，再经差分收发模块I转变成数据信号DATA0_I、DATA0_O传输给可编程逻辑器件；2）所述可编程逻辑器件采用硬件编程语言，对数据信号DATA0_I、DATA0_O处理后，输出完全相同的两路绝对光栅信号，即第一输出信号DATA1_I、DATA1_O、CLK1_O和第二输出信号DATA2_I、DATA2_O、CLK2_O；第一输出信号的数据信号DATA1_I、DATA1_O或第二输出信号的数据信号DATA2_I、DATA2_O与数据信号DATA0_I、DATA0_O也相同；3）第一输出信号DATA1_I、DATA1_O、CLK1_O经差分收发模块II转变成信号DATA1+、DATA1?、CLK1+、CLK1?，再经共模滤波模块II共模滤波后转变成信号DATA1O+、DATA1O?、CLK1O+、CLK1O?，通过驱动器接口传输给驱动器；第二输出信号DATA2_I、DATA2_O、CLK2_O经差分收发模块III转变成DATA2+、DATA2?、CLK2+、CLK2?，再经共模滤波模块III共模滤波后转变成信号DATA2O+、DATA2O?、CLK2O+、CLK2O?，通过第二通道接口传输给上位机。