一种基于忆阻器的联想记忆电路

摘要：

本发明公开了一种基于忆阻器的联想记忆电路，包括忆阻器、第一电阻、第二电阻和运算比较器；第一电阻和忆阻器依次串联在运算比较器的第一输入端，忆阻器的非串联连接端作为联想记忆电路的第一输入端；第一电阻和忆阻器的串联连接端作为联想记忆电路的第二输入端；第二电阻的一端连接至运算比较器的第一输入端，第二电阻的另一端接地；运算比较器的第二输入端用于连接参考电压，运算比较器的输出端作为联想记忆电路的输出端；联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号，联想记忆电路的输出端用于输出反应信号。本发明可以根据施加条件刺激和非条件刺激信号的时间关系，模拟生物联想记忆的形成过程和遗忘过程。

专利类型：发明专利

申请/专利号：CN201310516829.2

申请日期：2013-10-28

公开/公告号：CN103580668A

公开/公告日：2014-02-12

主分类号：H03K19/00(2006.01)I

申请/专利权人:华中科技大学

发明/设计人:缪向水;李祎;许磊;钟应鹏

主申请人地址:430074 湖北省武汉市洪山区珞喻路1037号

专利代理机构:华中科技大学专利中心 42201

代理人:朱仁玲

国别省市代码:湖北;42

权利要求：

一种基于忆阻器的联想记忆电路，其特征在于，用于模拟生物的联想记忆行为；所述联想记忆电路包括第一忆阻器M1、第二忆阻器M2、定值电阻R和运算比较器(105)；所述第一忆阻器M1的一端作为所述联想记忆电路的第一输入端(101)，所述第一忆阻器M1的另一端连接至所述运算比较器(105)的第一输入端；所述第二忆阻器M2的一端作为所述联想记忆电路的第二输入端(102)，所述第二忆阻器M2的另一端连接至所述运算比较器(105)的第一输入端；所述定值电阻R的一端连接至所述运算比较器(105)的第一输入端，所述定值电阻R的另一端接地；所述运算比较器(105)的第二输入端用于连接参考电压，所述运算比较器(105)的输出端作为所述联想记忆电路的输出端(106)；所述联想记忆电路的第一输入端(101)和第二输入端(102)分别用于接收条件刺激信号和非条件刺激信号，所述联想记忆电路的输出端(106)用于输出反应信号。