一种基于CNFET的三值三态门电路
本发明公开了一种基于CNFET的三值三态门电路，该三值三态门电路通过使能端口控制输出状态，当控制使能端FEN=0，输入In=1时，第五CNFET管、第六CNFET管、第八CNFET管和第九CNFET管打开，输出接到下一级第十二CNFET管～第十五CNFET管，经过两级传输得到输出值为“1”，当输入In为0或2时，只有第三CNFET管、第四CNFET管、第十CNFET管和第十一CNFET管工作，这样经过两级反相使得输出out=In，当FEN=1时候，所有CNFET管都关断，输出为悬空状态为高阻值“Z”，由此通过CNFET管实现三值三态门的功能；优点是该基于CNFET的三值三态门电路可以携带大量的信息量，满足现代集成电路对较大信息容量的要求。
发明专利
CN201310513053.9
2013-10-25
CN103595400A
2014-02-19
H03K19/20(2006.01)I
宁波大学
汪鹏君;唐伟童;郑雪松
315211 浙江省宁波市江北区风华路818号
宁波奥圣专利代理事务所(普通合伙) 33226
程晓明
浙江;33
一种基于CNFET的三值三态门电路，其特征在于包括反相器、第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET管和第十五CNFET管，所述的第一CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第九CNFET管、所述的第十一CNFET管、所述的第十二CNFET管和所述的第十五CNFET管为N型CNFET管，所述的第二CNFET管、所述的第三CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第十CNFET管、所述的第十三CNFET管和所述的第十四CNFET管为P型CNFET管，所述的第一CNFET管、所述的第四CNFET管和所述的第十一CNFET管的阈值电压为0.67V，所述的第二CNFET管、所述的第三CNFET管和所述的第十CNFET管的阈值电压为?0.67V，所述的第五CNFET管、所述的第九CNFET管、所述的第十二CNFET管和所述的第十五CNFET管的阈值电压为0.17V，所述的第六CNFET管、所述的第八CNFET管、所述的第十三CNFET管和所述的第十四CNFET管的阈值电压为?0.17V，所述的第七CNFET管的阈值电压为?0.22V，所述的第一CNFET管的源极、所述的第一CNFET管的基极、所述的第四CNFET管的基极、所述的第十一CNFET管的源极和所述的第十一CNFET管的基极接地，所述的第一CNFET管的漏极和所述的第四CNFET管的源极连接，所述的第一CNFET管的栅极与所述的反相器的输出端连接，所述的第二CNFET管的漏极和所述的第三CNFET管的源极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏极、所述的第五CNFET管的漏极、所述的第九CNFET管的漏极、所述的第十CNFET管的栅极、所述的第十一CNFET管的栅极、所述的第十二CNFET管的栅极、所述的第十三CNFET管的栅极、所述的第十四CNFET管的栅极和所述的第十五CNFET管的栅极连接，所述的第二CNFET管的源极、所述的第二CNFET管的基极、所述的第七CNFET管的基极、所述的第十CNFET管的源极、所述的第三CNFET管的基极、所述的第五CNFET管的基极、所述的第九CNFET管的基极、所述的第十CNFET管的基极、所述的第十二CNFET管的基极和所述的第十五CNFET管的基极均接入0.9V电压，所述的第六CNFET管的基极、所述的第八CNFET管的基极、所述的第十三CNFET管的基极和所述的第十四CNFET管的基极均接入?0.9V电压，所述的第七CNFET管的源极接入0.45V电压，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第六CNFET管的源极、所述的第七CNFET管的漏极、所述的第八CNFET管的源极、所述的第十三CNFET管的源极和所述的第十四CNFET管的源极连接，所述的第八CNFET管的漏极和所述的第九CNFET管的源极连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十四CNFET管的漏极和所述的第十五CNFET管的源极连接，所述的反相器的输入端、所述的第二CNFET管的栅极和所述的第七CNFET管的栅极连接且其连接端为使能信号输入端，所述的第三CNFET管的栅极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的栅极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接且其连接端为信号输入端，所述的第十CNFET管的漏极、所述的第十一CNFET管的漏极、所述的第十二CNFET管的漏极和所述的第十五CNFET管的漏极连接且其连接端为信号输出端。