一种计1器电路

摘要：

本发明公开了一种计1器电路，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括进位保留加法器。本发明可以快速实现计1。

专利类型：发明专利

申请/专利号：CN201310488850.6

申请日期：2013-10-17

公开/公告号：CN103607197A

公开/公告日：2014-02-26

主分类号：H03K21/02(2006.01)I

申请/专利权人:陕西万达信息工程有限公司

发明/设计人:雷绍充;王兴全

主申请人地址:710075 陕西省西安市高新区唐延路3号旺座国际城1栋3单元33001室

专利代理机构:西安通大专利代理有限责任公司 61200

代理人:汪人和

国别省市代码:陕西;61

权利要求：

一种计1器电路，其特征在于，包括一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络，一级进位保留加法器网络的信号输入端分别与十五路输入信号端相连接，一级进位保留加法器网络的进位信号输出端及和位信号输出端分别与二级进位保留加法器网络的信号输入端相连接，二级进位保留加法器网络的进位信号输出端及和位信号输出端分别与三级进位保留加法器网络的信号输入端相连接，三级进位保留加法器网络的和位信号输出端分别与四路信号输出端相连接；所述一级进位保留加法器网络、二级进位保留加法器网络及三级进位保留加法器网络内均包括若干进位保留加法器。