一种用于逐次逼近型模数转换器的高速开关时序
本发明提供一种用于逐次逼近型模数转换器的高速开关时序,模数转换器包括:N位顺序连接的电容组,每位电容组均包括第一电容阵列、第二电容阵列;第一位电容组处于第二连接状态,其余电容组处于第一连接状态;第一连接状态为:第一电容阵列的下极板连接低电平电压,第二电容阵列的下极板连接高电平电压;第二连接状态为:第一电容阵列的下极板连接高电平电压,第二电容阵列的下极板连接低电平电压;比较器,所有第一电容阵列的上极板与比较器的第一输入端连接,所有第二电容阵列的上极板与比较器的第二输入端连接;与比较器连接的逻辑模块,按照内部存储时隙指令控制电容组的连接状态。本发明的时序可使模数转换器的电容面积更小,转换速度更快。
发明专利
CN201310211031.7
2013-05-30
CN104218952A
2014-12-17
H03M1/38(2006.01)I
西安电子科技大学
朱樟明;王祁钰;肖余;杨银堂;裘沈倩;刘帘曦
710071 陕西省西安市太白南路2号
北京银龙知识产权代理有限公司 11243
许静%安利霞
陕西;61
一种用于逐次逼近型模数转换器的高速开关时序,包括一模数转换器,其特征在于,所述模数转换器包括:N位顺序连接的电容组,每位电容组均包括第一电容阵列以及第二电容阵列;其中,第一位电容组处于第二连接状态,其余电容组处于第一连接状态;所述第一连接状态为:第一电容阵列的下极板连接低电平电压,第二电容阵列的下极板连接高电平电压;所述第二连接状态为:第一电容阵列的下极板连接高电平电压,第二电容阵列的下极板连接低电平电压;比较器;其中,所有第一电容阵列的上极板与所述比较器的第一输入端连接,所有第二电容阵列的上极板与所述比较器的第二输入端连接;与所述比较器连接的逻辑模块,按照内部存储的时隙指令控制电容组的连接状态。