CMOS延迟电路以及抑制CMOS延迟电路温漂的方法

摘要：

本发明的各实施方式提供了一种CMOS延迟电路以及抑制CMOS延迟电路温漂的方法。通过在任意两个相邻且串联的CMOS反相器之间加入延迟单元，可以有效地将CMOS延迟电路的温漂控制在理想范围之内，从而满足实际电路设计中可能存在的对温漂的高精度要求。

专利类型：发明专利

申请/专利号：CN201210528395.3

申请日期：2012-12-06

公开/公告号：CN103856191A

公开/公告日：2014-06-11

主分类号：H03K5/13(2014.01)I

申请/专利权人:艾尔瓦特集成电路科技（天津）有限公司

发明/设计人:邹玉峰

主申请人地址:300457 天津市塘沽区天津市经济技术开发区信环西路19号2号楼2701-2室

专利代理机构:北京市金杜律师事务所 11256

代理人:酆迅

国别省市代码:天津;12

权利要求：

一种CMOS延迟电路，包括：延迟单元，配置在至少两个串联的CMOS反相器之间，所述延迟单元的温度延迟特性与所述CMOS反相器的温度延迟特性相反。