一种带容性负载运放的自激抑制电路
一种带容性负载运放的自激抑制电路,运放U1为双电源运放,其同相端通过电阻R1接信号输入,反相端通过电阻R2接地,电阻R4与电容C1串联后与电阻R3并联接在运放U1同相端与输出端之间,运放U1的输出端通过电容C2接地,本发明解决了运放应用中产生的自激问题,提高了可靠性。<!--1-->
发明专利
CN201210491160.1
2012-11-26
CN103840773A
2014-06-04
H03F1/08(2006.01)I
西安威正电子科技有限公司
李程
710077 陕西省西安市高新区锦业路69号C区1号瞪羚谷B栋6层
西安智大知识产权代理事务所 61215
刘国智
陕西;61
一种带容性负载运放的自激抑制电路,运放U1为双电源运放,其同相端通过电阻R1接信号输入,反相端通过电阻R2接地,其特征在于,电阻R4与电容C1串联后与电阻R3并联接在运放U1同相端与输出端之间,运放U1的输出端通过电容C2接地。<!--1-->