一种抑制容性负载运放电路自激的电路
一种抑制容性负载运放电路自激的电路,运放U1的输出通过电阻R3接三极管Q1的基极,三极管Q1的基极还通过电容C2接地,三极管Q1的发射极接地,集电极为输出端,输出端通过电阻R5接电源,本发明解决了运放应用中产生的自激问题,提高了可靠性。<!--1-->
发明专利
CN201210489144.9
2012-11-26
CN103840780A
2014-06-04
H03F3/45(2006.01)I
西安威正电子科技有限公司
李程
710077 陕西省西安市高新区锦业路69号C区1号瞪羚谷B栋6层
西安智大知识产权代理事务所 61215
刘国智
陕西;61
一种抑制容性负载运放电路自激的电路,其特征在于,运放U1的输出通过电阻R3接三极管Q1的基极,三极管Q1的基极还通过电容C2接地,三极管Q1的发射极接地,集电极为输出端,输出端通过电阻R5接电源。<!--1-->