一种差分延迟单元电路及环形振荡器

摘要：

本发明涉及一种差分延迟单元电路及环形振荡器，包括第一NMOS管与第二NMOS管形成差分对管，其栅极分别接正输入节点和负输入节点，漏极分别接负输出节点和正输出节点，源级都接地，交叉耦合的第一PMOS管和第二PMOS管的漏极分别接负输出节点和正输出节点，栅极分别接正输出节点和负输出节点，源级都接电源，第三PMOS管的漏极分别与负输出节点以及栅极连接，源级与第五PMOS管的漏极连接，第四PMOS管的漏极分别与正输出节点以及栅极连接，源级与第五PMOS管的漏极连接，第五PMOS管的源级与电源连接，栅极与控制电压连接。在本发明中，电路结构简单，便于集成，不需要额外的偏置电压。

专利类型：发明专利

申请/专利号：CN201210460445.9

申请日期：2012-11-15

公开/公告号：CN103812503A

公开/公告日：2014-05-21

主分类号：H03L7/099(2006.01)I

申请/专利权人:安凯(广州）微电子技术有限公司

发明/设计人:梁仁光;胡胜发

主申请人地址:510663 广东省广州市科学城科学大道182号创新大厦C1区3楼

专利代理机构:深圳中一专利商标事务所 44237

代理人:张全文

国别省市代码:广东;44

权利要求：

一种差分延迟单元电路，其特征在于，所述差分延迟单元电路包括：第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第五PMOS管Mp5、第一NMOS管Mn1、第二NMOS管Mn2；所述第一NMOS管Mn1与第二NMOS管Mn2形成差分对管，所述第一NMOS管Mn1与正输入节点（IN+）连接，所述第二NMOS管Mn2的栅极与负输入节点(IN‑)连接，所述正输入节点（IN+）与负输入节点(IN‑)的输入为差分输入，所述第一NMOS管Mn1的漏极与负输出节点（OUT‑）连接，所述第二NMOS管Mn2的漏极与正输出节点（OUT+）连接，所述正输出节点（OUT+）与负输出节点（OUT‑）的输出为差分输出，所述第一PMOS管Mp1和第二PMOS管Mp2交叉耦合，所述第一NMOS管Mn1与第二NMOS管Mn2的源级都接地，所述第一PMOS管Mp1的漏极与负输出节点（OUT‑）连接，所述第二PMOS管Mp2的漏极与正输出节点（OUT+）连接，所述第一PMOS管Mp1的栅极与正输出节点（OUT+）连接，第二PMOS管Mp2的栅极与负输出节点（OUT‑）连接，所述第一PMOS管Mp1和第二PMOS管Mp2的源级都接电源（VDD），所述第三PMOS管Mp3的漏极分别与负输出节点（OUT‑）以及所述第三PMOS管Mp3的栅极连接，所述第三PMOS管Mp3的源级与所述第五PMOS管Mp5的漏极连接，所述第四PMOS管Mp4的漏极分别与正输出节点（OUT+）以及所述第四PMOS管Mp4的栅极连接，所述第四PMOS管Mp4的源级与所述第五PMOS管Mp5的漏极连接，所述第五PMOS管Mp5的源级与电源VDD连接，所述第五PMOS管Mp5的栅极与控制电压（Vctrl）连接。