一种高频时钟占空比测试电路

摘要：

本发明提出一种高频时钟占空比测试电路，利用开关电容结构将时间量转换为电压量，通过电压的量化比较将时钟高低电平时间等比例放大，实现高频时钟信号占空比的准确测试。占空比的测试精度不依赖于实现工艺，只取决于设计精度。

专利类型：发明专利

申请/专利号：CN201210351414.X

申请日期：2012-09-18

公开/公告号：CN103684365A

公开/公告日：2014-03-26

主分类号：H03K5/19(2006.01)I

申请/专利权人:北京中电华大电子设计有限责任公司

发明/设计人:高慧

主申请人地址:100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层

国别省市代码:北京;11

权利要求：

一种高频时钟占空比测试电路，其特征在于包括三部分：积分电路，比较电路及控制逻辑，其中：积分电路包括两个开关电容积分单元，每个开关电容积分单元由开关电容充放电电路及源跟随电路组成，一个开关电容积分单元将N个时钟周期内高电平的时间量积分为评估电压Veval，另一个开关电容积分单元在N个时钟周期内保持常通，将此时钟周期内总的时间量积分为参考电压Vtotal，N≥1；比较电路用于将评估电压Veval与参考电压Vtotal的分压依次进行比较，比较的结果DC?TEST通过比较器串行输出，n≥1；控制逻辑产生控制积分电路、比较电路工作的信号CON，以及测试标志信号FLAG，用于标识比较输出信号DC?TEST的有效时间。FSA00000780398200011.tif