一种高速LDPC译码器的实现方法

摘要：

本发明提供一种高速LDPC译码器的实现方法，所述方法包括在译码过程中更新校验节点信息和更新变量节点信息，根据编码校验矩阵所满足的行重和列重，选取能够同时处理的校验节点信息和变量节点信息个数与填充格式；对得到的校验节点信息和变量节点信息进行循环移位重新排列，并对重新排列后的数据使用SIMD指令进行处理，最后得到更新后的校验节点信息和变量节点信息。本发明所述的高速LDPC译码器的实现方法设计周期短，成本低，修改和扩展容易，并且解决了实现LDPC译码的吞吐量较小的问题，加快译码速率。

专利类型：发明专利

申请/专利号：CN201210320089.0

申请日期：2012-08-31

公开/公告号：CN103684474A

公开/公告日：2014-03-26

主分类号：H03M13/11(2006.01)I

申请/专利权人:中国科学院上海高等研究院

发明/设计人:陆小凡;李明齐;潘霞

主申请人地址:201210 上海市浦东新区海科路99号

专利代理机构:上海光华专利事务所 31219

代理人:李仪萍

国别省市代码:上海;31

权利要求：

一种高速LDPC译码器的实现方法，其特征在于，所述方法包括：更新校验节点信息的步骤；该步骤包括：令t*b个变量节点信息存储在宽型数据中，并将存储的变量节点信息按b字节一组进行组内循环移位，得到b?1个重排后的数据，并对重排后的数据使用SIMD指令进行处理，得到更新的校验节点信息；其中，t表示需更新的校验节点信息的个数，b表示与每个校验节点相连的变量节点的个数；更新变量节点信息并更新判决信息的步骤；该步骤包括：令s*a个校验节点信息存储在宽型数据中，得到校验节点信息数据，并将存储的校验节点信息按a个字节一组进行组内循环，得到a?1个重排后的数据，并对a?1个重排后的数据使用SIMD指令进行处理，得到更新的变量节点信息，对变量节点信息进行判决得到译码比特序列；其中，s表示需更新的变量节点信息的个数，a表示与每个变量节点相连的校验节点的个数。