一种LDPC编码方法及装置

摘要：

本发明公开了一种LDPC编码方法及装置，其中本发明LDPC编码方法包括：将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据；包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理；在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中；对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据。本发明可以大大提高系统吞吐量。

专利类型：发明专利

申请/专利号：CN201210305156.1

申请日期：2012-08-24

公开/公告号：CN103634014A

公开/公告日：2014-03-12

主分类号：H03M13/11(2006.01)I

申请/专利权人:中兴通讯股份有限公司

发明/设计人:张兵峰

主申请人地址:518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部

专利代理机构:北京元本知识产权代理事务所 11308

代理人:秦力军

国别省市代码:广东;44

权利要求：

一种LDPC编码方法，其特征在于，包括以下步骤：将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据；包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理；在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中；对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据；其中，N是大于等于1的整数。