PLL频率合成器
本发明提供一种数字PLL频率合成器(101)，其中在锁定检测后，由第1振荡信号相位信息，切换为根据前次的振荡信号相位信息与相位差而通过推断部(20)推断出的第2振荡信号相位信息，从而不使用在通常状态(锁定状态)下存在带有误差的危险的第1振荡信号相位信息，另外，也不需要以往的用于重新计时的进行高速动作的锁存电路。由此，不仅能避免相位噪声特性的恶化，而且与以往相比能降低耗电。
发明专利
CN201180003895.9
2011-04-11
CN102523763A
2012-06-27
H03L7/095(2006.01)I
松下电器产业株式会社
山崎秀聪;大原淳史
日本大阪府
中科专利商标代理有限责任公司 11021
樊建中
日本;JP
一种PLL频率合成器，其特征在于，具备：振荡器，其以与数字控制码对应的振荡频率进行振荡；计数器部，其对基于上述振荡器的输出信号而生成的振荡信号的波数进行计数并输出其计数值；第1锁存部，其用基准信号对上述计数值进行锁存，并将其值作为第1振荡信号相位信息而输出；振荡信号相位信息推断部，其推断上述第1锁存部的输出值，并将其作为第2振荡信号相位信息而输出；数字相位检测器，其将上述基准信号与上述振荡信号之间的相位差值作为数字值而输出；第2锁存部，其用上述基准信号对上述相位差值进行锁存，并将其值作为相位差信息而输出；选择部，其根据锁定检测信号，将输出信号从上述第1振荡信号相位信息切换为上述第2振荡信号相位信息；第3锁存部，其用上述基准信号对上述选择部的输出进行锁存，并将其值作为第3振荡信号相位信息而输出；累积加法器，其按照上述基准信号的规定数量的周期，对用于设定上述振荡器的振荡频率的频率控制字进行累积加法运算，并将其值作为基准相位信息而输出；相位比较器，其根据上述基准相位信息、上述相位差信息与上述第3振荡信号相位信息来计算出相位误差，并输出相位误差信号；和振荡频率控制部，其被赋予上述相位比较器的输出信号，输出上述数字控制码。