一种抗干扰滤波器

摘要：

本实用新型涉及一种抗干扰滤波器，其特点是包括：第一、第二和第三触发器，或运算单元，与非运算单元，带置位清零功能的正边沿触发型D触发器和时钟脉冲发生器；第一触发器的D端为信号输入端，第一触发器的Q端与第二触发器的D端相连，第二触发器的Q端与第三触发器的D端相连；第一、第二和第三触发器的Q端分别与或运算单元的三个信号输入端相连，第一、第二和第三触发器的Q端还分别与与非运算单元的三个信号输入端相连，或运算单元和与非运算单元的信号输出端分别与所述D触发器的CD端和SD端相连，所述D触发器的Q端为抗干扰滤波器的信号输出端；时钟脉冲发生器的时钟脉冲输出端与所述第一、第二和第三触发器的CLK端相连。

专利类型：实用新型

申请/专利号：CN201120202322.6

申请日期：2011-06-15

公开/公告号：CN202094852U

公开/公告日：2011-12-28

主分类号：H03H9/46(2006.01)I

申请/专利权人:沈治

发明/设计人:沈治

主申请人地址:213000 江苏省常州市武进区鸣新中路8号常州轻工职业技术学院电子电气工程系

国别省市代码:江苏;32

权利要求：

一种抗干扰滤波器，其特征在于包括：第一、第二和第三触发器，或运算单元，与非运算单元，带置位清零功能的正边沿触发型D触发器和时钟脉冲发生器；第一触发器的D端为信号输入端，第一触发器的Q端与第二触发器的D端相连，第二触发器的Q端与第三触发器的D端相连；第一、第二和第三触发器的Q端分别与或运算单元的三个信号输入端相连，第一、第二和第三触发器的Q端还分别与与非运算单元的三个信号输入端相连，或运算单元和与非运算单元的信号输出端分别与所述D触发器的CD端和SD端相连，所述D触发器的Q端为抗干扰滤波器的信号输出端；时钟脉冲发生器的时钟脉冲输出端与所述第一、第二和第三触发器的CLK端相连。