一种用于CORDIC算法模校正的电路装置

摘要：

本实用新型涉及一种用于CORDIC算法模校正的电路装置及方法。一种用于CORDIC算法模校正的电路装置，包括原始计算通路和模校正通路，所述原始计算通路的输出连接两个RAM即RAM-1和RAM-2，RAM-1、RAM-2的输出分别连接模校正通路的x、y两个通道的输入端。一种用于CORDIC算法模校正的方法，包括步骤：步骤1.首先计算出模校正的值K的大小，每一级运算都对应一个模校正因子ai，且ai∈{0，2-i}，并将每一级的模校正因子存入模校正因子模块。本实用新型的有益效果是：模校正的电路装置中的模校正通路的设置避免了使用乘法器造成的电路不规则的情况，有效的突破了系统的速度瓶颈。

专利类型：实用新型

申请/专利号：CN201120180850.6

申请日期：2011-05-31

公开/公告号：CN202043073U

公开/公告日：2011-11-16

主分类号：H03C3/40(2006.01)I

申请/专利权人:电子科技大学

发明/设计人:宗竹林;武鹏;何春;陆永彩;田忠;敖思远

主申请人地址:611731 四川省成都市高新区（西区）西源大道2006号

专利代理机构:电子科技大学专利中心 51203

代理人:周永宏

国别省市代码:四川;51

权利要求：

一种用于CORDIC算法模校正的电路装置，其特征在于，包括原始计算通路和模校正通路，所述原始计算通路的输出连接两个RAM即RAM?1和RAM?2，RAM?1、RAM?2的输出分别连接模校正通路的x、y两个通道的输入端；所述原始计算通路包括x通道和y通道，其中每个通道都含有一个加法器，一个移位器和一个多路选择器，多路选择器的输入端连接本通道的原始输入和加法器的输出端，当新开始一个运算时，多路选择器选择本通道的原始输入，其他的时间均选择加法器的输出，多路选择器的输出端连接至本通道加法器的输入端和另一通道的移位器的输入端，移位器的输入端连接另一通道的多路选择器的输出端，加法器的输入端则连接本通道移位器和本通道多路选择器的输出端；所述模校正通路同样包括x通道和y通道，模校正因子存储在模校正因子模块中，每一条通道均包括一个多路选择器、两个移位器、一个判决器和一个加法器；对于x通道，第一移位器的输入端连接模校正因子模块和本通道的RAM?1，第一移位器的输出端连接第一判决器，第一判决器的输出端连接x通道加法器，多路选择器的输入端连接加法器的输出端，多路选择器的另一个输入端是初始值，当第一级进行模校正时多路选择器选择初始值，其他时间均选择加法器的输出，多路选择器的输出端连接至本通道加法器的输入端和y通道的第四移位器的输入端，第三移位器的输入端连接y通道的多路选择器的输出端，加法器的输入端则连接本通道第三移位器的输出端，本通道多路选择器的输出端以及本通道第一移位器的输出端；所述y通道的连接情况与x通道连接情况相同。