发送电路、接收电路和多通道通信系统
一种实现和制造多通道通信系统的循环冗余检查电路的方法。所述方法包括：相对于第一时间点创建循环冗余检查(CRC)比特，所述循环冗余检查比特满足单通道串行通信系统的循环冗余检查多项式；通过对于所述生成表达式应用每个时间点，相对于与所述第一时间点依序延迟多通道的数量的各时间点而创建生成表达式；并且实现对应于在所创建的生成表达式中相对于最延迟的时间点的生成表达式的电路。对应于所述生成表达式的CRC电路将具有比在所选择的CRC多项式中的非零系数的数量更多的模2加法器(例如异或门)。
发明专利
CN201110200016.3
2006-05-11
CN102208914A
2011-10-05
H03M13/09(2006.01)I
三星电子株式会社
郭滓荣
韩国京畿道
北京市柳沈律师事务所 11105
钱大勇
韩国;KR
一种用于多通道通信系统的发送电路，包括：循环冗余检查(CRC)电路，被配置为输出第一CRC比特，该第一CRC比特满足基于接收的多个比特的多项式表达式P(x)＝1+x6+x7+x8；发送部分，被配置为与CRC电路耦合并经由多通道介质发送从CRC电路输出的第一CRC比特，其中其中，循环冗余检查电路产生构成所述第一CRC比特的第一、第二、第三、第四、第五、第六、第七和第八抽头比特，并且所述循环冗余检查电路包括：多个触发器，被配置来延迟第七和第八抽头比特，并产生第七和第八延迟比特；第一模2加法器，被配置来执行第一和第二通道数据和第八延迟比特的逻辑异或；第二模2加法器，被配置来执行第一模2加法器的输出信号和第七延迟比特的逻辑异或，以产生第一抽头比特；第三模2加法器，被配置来执行第一通道数据和第八延迟比特的逻辑异或，以产生第二抽头比特；被配置来延迟第一抽头比特、并且产生第三抽头比特的第一触发器；被配置来延迟第二抽头比特、并且产生第四抽头比特的第二触发器；被配置来延迟第三抽头比特、并且产生第五抽头比特的第三触发器；被配置来延迟第四抽头比特、并且产生第六抽头比特的第四触发器；被配置来延迟第五抽头比特、并且产生第五延迟比特的第五触发器；被配置来延迟第六抽头比特、并且产生第六延迟比特的第六触发器；第四模2加法器，被配置来执行第一模2加法器的输出信号、第五延迟比特和第七延迟比特的逻辑异或，以产生第七抽头比特；以及第五模2加法器，被配置来执行第六延迟比特、第七延迟比特和第二通道数据的逻辑异或，以产生第八抽头比特。