一种用于数据驱动的可重构计算阵列数据耦合器

摘要：

本发明公开了一种用于数据驱动的可重构计算阵列数据耦合器，它包括：数据耦合器控制单元、地址生成器、计算高速缓存、总线接口单元、控制寄存器、输入端口、输出端口和内部总线，本发明可根据控制信息，按照一定的寻址模式产生高速缓存的地址，通过输入/输出端口协调与可重构计算阵列之间的数据传输，支持同步和异步两种通讯方式，应用方式灵活。

专利类型：发明专利

申请/专利号：CN201110103643.5

申请日期：2011-04-25

公开/公告号：CN102281054A

公开/公告日：2011-12-14

主分类号：H03K19/14(2006.01)I

申请/专利权人:浙江大学

发明/设计人:李碧琛;沈海斌

主申请人地址:310027 浙江省杭州市西湖区浙大路38号

专利代理机构:杭州求是专利事务所有限公司 33200

代理人:周烽

国别省市代码:浙江;33

权利要求：

一种用于数据驱动的可重构计算阵列数据耦合器，其特征在于，它包括用于设置和输出数据耦合器工作状态的数据耦合器控制单元（1）、按照寻址模式产生地址的地址生成器（2）、用于存储计算过程中的输入输出数据的计算高速缓存（3）、总线接口单元（4）、控制寄存器（5）、输入端口（6）、输出端口（7）和内部总线（8）等；其中，总线接口单元（4）的一端与外部总线相连接，另一端与内部总线（8）相连，数据耦合器控制单元（1）的一端与外部总线连接，另一端与控制寄存器（5）连接，地址生成器（2）分别与内部总线（8）和计算高速缓存（3）的一个输入端相连接；计算高速缓存（3）与内部总线（8）连接，并有两组传输端口，其中一组传输端口与内部总线（8）相连接，另一组传输端口的输入端与输入端口（6）的输出端相连，输出端与输出端口（7）的输入端相连接，输入端口（6）和输出端口（7）分别和内部总线（8）连接。