基于信道极化的交错结构重复码的编码器及其编译码方法

摘要：

一种基于信道极化的交错结构重复码的编码器及其编译码方法，该编码器由顺序连接的存储容量为L比特的重复比特缓冲器、长度为N的比特位置映射器和长度为N的信道极化装置所组成，本发明基于该编码器的编码方法是：将重复编码嵌入到信道极化过程中，并在信道极化过程中先后发送的码块的部分比特之间引入重复关系进行编码。另外，本发明还提出两种译码方法：使用简单、快速的串行抵消SC算法进行译码，以及使用性能优秀的基于泰纳Tanner图的置信度传播算法进行迭代译码。本发明在创新结构编码器的基础上，编译码方法在未增加译码复杂度前提下，纠错能力更强，明显提升传输性能；特别适合应用于实际通信工程系统，具有很好的推广应用前景。

专利类型：发明专利

申请/专利号：CN201110095135.7

申请日期：2011-04-15

公开/公告号：CN102122966A

公开/公告日：2011-07-13

主分类号：H03M13/27(2006.01)I

申请/专利权人:北京邮电大学

发明/设计人:牛凯;陈凯

主申请人地址:100876 北京市海淀区西土城路10号

专利代理机构:北京德琦知识产权代理有限公司 11018

代理人:夏宪富

国别省市代码:北京;11

权利要求：

一种基于信道极化的交错结构重复码的编码器，用于对二进制发送信号进行编码而输出二进制编码序列；其特征在于：所述编码器由顺序连接的存储容量为L比特的重复比特缓冲器、长度为N的比特位置映射器和长度为N的信道极化装置所组成，输入端口I(0)、I(1)、...、I(K?1)用于接收来自信源的长度为K的二进制信号序列，输入端口F(0)、F(1)、...、F(N?K?L?1)用于配置预设的固定二进制信号序列，该两组输入端口都直接连接长度为N的比特位置映射器，其中，L又被称为重复长度，0≤L≤K，K≤N，N＝2n，n为自然数；重复比特缓冲器的输入端口与编码器输入端口I(K?L)、I(K?L+1)、...、I(K?1)分别逐一连接，其标记为R(0)、R(1)、...、R(L?1)的输出端口连接到本质为交织器的比特位置映射器；比特位置映射器的功能是将两组输入端口I(0)、I(1)、...、I(K?1)和F(0)、F(1)、...、F(N?K?L?1)以及重复比特缓冲器的输出端口R(0)、R(1)、...、R(L?1)按照预先设定的规则，映射到长度为N信道极化装置的长度为N的输入端口组U(0)、U(1)、...、U(N?1)，再从该信道极化装置的输出端口组X(0)、X(1)、...、X(N?1)获得该编码器的输出。