N位数字至模拟转换装置

摘要：

一种N位数字至模拟转换装置，接收一数字信号和一时钟信号，该时钟信号在一第一状态及一第二状态间切换，且该N位数字至模拟转换装置包括：一解码器，将该数字信号转换成一具有多位的温度计码；一乱数产生器，输出一呈乱数的重设信号，该重设信号具有多个交互随机排列且排列方式随不同时间变化的位，且该重设信号中的处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目；及一转换模块，当该时钟信号处于该第一状态时，该转换模块将该温度计码转换成一相关于该数字信号的模拟电压；当该时钟信号处于该第二状态时，该转换模块根据该重设信号将该模拟电压归零。本发明可增加无杂散动态范围。

专利类型：发明专利

申请/专利号：CN201110092909.0

申请日期：2011-04-13

公开/公告号：CN102739256A

公开/公告日：2012-10-17

主分类号：H03M1/66(2006.01)I

申请/专利权人:财团法人交大思源基金会

发明/设计人:曾伟信;吴介琮

主申请人地址:中国台湾新竹市

专利代理机构:北京林达刘知识产权代理事务所(普通合伙) 11277

代理人:刘新宇

国别省市代码:台湾;71

权利要求：

一种N位数字至模拟转换装置，适用于接收一呈二进制的N位的数字信号和一时钟信号，该时钟信号在一第一状态及一第二状态间切换，N≥2；其特征在于，该N位数字至模拟转换装置包括：一解码器，于该时钟信号的每一周期内接收该数字信号，并将该数字信号转换成一具有多位的温度计码；一乱数产生器，于该时钟信号的每一周期内输出一呈乱数的重设信号，该重设信号具有多个交互随机排列且排列方式随不同时间变化的位，且该重设信号中处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目；及一转换模块，电连接于该解码器和该乱数产生器，并接收该时钟信号；在该时钟信号处于该第一状态时，该转换模块接收该温度计码，并将该温度计码转换成一相关于该数字信号的模拟电压；在该时钟信号处于该第二状态时，该转换模块接收该重设信号，并根据该重设信号将该模拟电压的电平归零。