基于多比特串行转换的逐次逼近模数转换器

摘要：

本发明提供一种基于多比特串行转换的逐次逼近模数转换器，包括：一个逻辑控制处理器；多组串接的DAC阵列及比较器组成采样判决电路，该每一组比较器的输出端与逻辑控制处理器的输入端连接；其中所述的多组中的DAC阵列的输入端互连，该逻辑控制处理器的控制输出端连接至多组中的DAC阵列的控制输入端。其可克服逐次逼近模数转换器串行转换方式的不足，实现高速度逐次逼近模数转换器。

专利类型：发明专利

申请/专利号：CN201110088088.3

申请日期：2011-04-08

公开/公告号：CN102118168A

公开/公告日：2011-07-06

主分类号：H03M1/38(2006.01)I

申请/专利权人:中国科学院半导体研究所

发明/设计人:刘爱荣;石寅

主申请人地址:100083 北京市海淀区清华东路甲35号

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:汤保平

国别省市代码:北京;11

权利要求：

一种基于多比特串行转换的逐次逼近模数转换器，包括：一个逻辑控制处理器；多组串接的DAC阵列及比较器组成采样判决电路，该每一组比较器的输出端与逻辑控制处理器的输入端连接；其中所述的多组中的DAC阵列的输入端互连，该逻辑控制处理器的控制输出端连接至多组中的DAC阵列的控制输入端。