一种锁定精度和锁定频率均可编程的锁定检测电路

摘要：

本发明公开了一种锁定精度和锁定频率均可编程的锁定检测电路，本锁定检测电路对参考时钟M分频，对压控振荡器(Voltage?Control?Oscillator，VCO)输出时钟N分频，在参考时钟M分频信号的半个周期T1内，使能一个计数系数与M、N相关的计数器，对VCO输出时钟的N分频信号做计数值为Cnt的计数，计数时间为T2，然后经过X个VCO时钟的延迟，由判断模块比较T1和T2，判断VCO输出时钟与参考时钟是否在一定的误差范围内满足预定的关系，同时输出锁定状态标志LOCK，本发明公开的锁定检测电路提供可编程的参数M、N、Cnt以及X，改变这些参数即可实现锁定检测电路的锁定精度和锁定频率的调整。

专利类型：发明专利

申请/专利号：CN201110083516.3

申请日期：2011-04-02

公开/公告号：CN102291130A

公开/公告日：2011-12-21

主分类号：H03L7/18(2006.01)I

申请/专利权人:长沙景嘉微电子有限公司

发明/设计人:刘益平;陈怒兴;蒋仁杰

主申请人地址:410205 湖南省长沙市河西高新区麓谷基地麓景路2号长沙生产力促进中心

国别省市代码:湖南;43

权利要求：

一种锁定精度和锁定频率均可编程的锁定检测电路，其特征在于：参考时钟CLKREF经过M分频，其分频系数M由CM[k:0]控制，输出CLKREF/M信号；压控振荡器（Voltage?Controlled?Oscillator?,VCO）输出时钟CLKVCO经过N分频，其分频系数N由CN[j:0]控制，输出CLKVCO/N信号，其分频器的使能信号为CLKREF/M；CLKREF/M同时作为计数系数为????????????????????????????????????????????????的计数器的使能信号，该计数器对CLKVCO/N计数，当计数达到时输出标志信号COUNT；经过个VCO时钟的延迟后，判断模块以CLKVCO/N的第周期往后的半个周期为判断窗口，检测CLKREF/M反相信号CLKREF/M_I的跳沿与判断窗口的位置关系，若该跳沿出现在判断窗口内，则认为VCO时钟与参考时钟时钟满足预定的频率关系，电路锁定状态标志信号LOCK输出为高电平，反之认为参考时钟与VCO时钟不满足预定的频率关系，LOCK输出为低电平，同时输出表征频率偏高或者偏低的标志信号OVERFLAG。69244dest_path_image001.jpg,971341dest_path_image001.jpg,452001dest_path_image002.jpg,806759dest_path_image003.jpg