时间交织模拟-数字转换电路

摘要：

本发明提供了一种时间交织模拟-数字(AD)转换电路，包括：第一和第二模拟-数字转换器，其通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列。所述AD转换电路还包括：FIFO，其接收第一和第二数字信号序列；以及校正滤波器，其包括提供有公共时钟信号的第一和第二部分。校正滤波器通过将第一同步数字信号序列与经过校正滤波器的第一部分的第二同步数字信号序列相加来生成第一校正数字信号序列，并且通过使第二同步数字信号序列经过校正滤波器的第二部分来生成第二校正数字信号序列。

专利类型：发明专利

申请/专利号：CN201110079945.3

申请日期：2011-03-25

公开/公告号：CN102270987A

公开/公告日：2011-12-07

主分类号：H03M1/12(2006.01)I

申请/专利权人:川崎微电子股份有限公司

发明/设计人:西一斗

主申请人地址:日本千叶市

专利代理机构:中原信达知识产权代理有限责任公司 11219

代理人:关兆辉%谢丽娜

国别省市代码:日本;JP

权利要求：

时间交织模拟?数字(AD)转换电路，包括：第一和第二AD转换器，所述第一和第二AD转换器通过在彼此互不相同的第一和第二定时处将模拟输入信号转换成带有第一频率的第一和第二数字信号来生成第一和第二数字信号序列；FIFO，所述FIFO接收所述第一和第二数字信号序列、并且在与第一和第二同步数字信号序列相同的定时处输出所述第一和第二数字信号序列；和校正滤波器，所述校正滤波器校正由所述第二定时与基准定时的误差引起的所述第二数字信号序列中的各误差，所述校正滤波器包括第一和第二部分，为所述第一和第二部分提供具有所述第一频率的公共时钟信号、并且所述第一和第二部分与所述公共时钟信号同步地操作，所述校正滤波器的所述第一和第二部分中的每一个均包括多个延迟元件，所述多个延迟元件中的每一个均具有与所述公共时钟信号的循环周期相等的延迟时间；其中，所述校正滤波器生成：第一校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第一部分、并且将所述第一同步数字信号序列与经过所述校正滤波器的所述第一部分后的所述第二同步数字信号序列相加来生成所述第一校正数字信号序列；以及第二校正数字信号序列，其中所述校正滤波器通过使所述第二同步数字信号序列经过所述校正滤波器的所述第二部分来生成所述第二校正数字信号序列。