分频器
本发明提供一种分频器。所述分频器包括多个逻辑电路块,每一逻辑电路块更包括多个控制端;其中,所述多个逻辑电路块中的一个逻辑电路块的至少一个控制端用于接收具有第一占空比的输入时钟信号,所述逻辑电路块的其余的控制端中的至少一个控制端以正反馈的方式耦接至另一个逻辑电路块,以及在所述其余控制端中的至少一个控制端处的时钟信号具有不同于上述第一占空比的第二占空比。上述分频器可直接产生占空比不同于输入时钟信号的占空比的输出时钟信号,从而不需要使用时钟门控电路。
发明专利
CN201110065799.9
2011-03-18
CN102201808A
2011-09-28
H03K23/00(2006.01)I
联发科技股份有限公司
蔡明达
中国台湾新竹科学工业园区新竹市笃行一路一号
北京万慧达知识产权代理有限公司 11111
葛强%张一军
台湾;71
一种分频器,包括:多个逻辑电路块,该多个逻辑电路块的每一者包括多个控制端;其中该多个逻辑电路块中的一个逻辑电路块的至少一个控制端用于接收具有第一占空比的输入时钟信号,该逻辑电路块其余的控制端中的至少一个控制端以正反馈的方式耦接至该多个逻辑电路块中的另一个逻辑电路块,以及在该逻辑电路块其余的控制端中的该至少一个控制端处的时钟信号具有不同于该第一占空比的第二占空比。