带相位偏移调制功能分时交替实现的DDS系统
本发明涉及一种带相位偏移调制功能分时交替实现的DDS系统。本发明在常规相幅转换器前加入了一个相位偏移量，为DDS提供了相位调制功能，它不但可为通信系统提供多种相位调制方式，还能在相位发生偏移的时候，及时通过相位偏移调制来修正相位偏差，使得DDS系统的输出信号更稳定，其相位偏移的调制更灵活。同时，本发明采用了相位分时交替实现技术实现整个DDS系统，使DDS系统能够在低时钟频率下工作，输出高速率的输出信号，从而达到提高DDS系统的运算速度的目的。本发明广泛应用于信号处理领域。
发明专利
CN201110060787.7
2011-03-14
CN102231629A
2011-11-02
H03L7/18(2006.01)I
中国电子科技集团公司第二十四研究所
李煜璟;余金山;张瑞涛;张俊安;付东兵;李儒章;陈光炳
400060 重庆市南岸区南坪花园路14号
重庆;85
一种带相位偏移调制功能分时交替实现的DDS系统，其特征在于它包括：一个时钟延迟单元，其一个输入端与DDS系统输入的数据频率控制字fcw相连，其另一个输入端与DDS的时钟端dds_clk相连，它对系统外部输入的数据频率控制字fcw延迟一个时钟周期后输出；和一个乘法器单元1，其一个输入端与DDS系统输入的数据频率控制字fcw相连，其另一个输入端输入恒定值4，它对系统输入的数据频率控制字fcw进行4倍相乘后输出；和一个乘法器单元2，其一个输入端与时钟延迟单元的输出频率控制字fcw2相连，其另一个输入端输入一个恒定值2，它对时钟延迟单元的输出数据频率控制字fcw2进行2倍相乘后输出；和一个加法器单元1，其一个输入端与时钟延迟单元的输出频率控制字fcw2相连，其另一个输入端与乘法器单元2的输出频率控制字fcw3相连，它对时钟延迟单元的输出信号频率控制字fcw2与乘法器单元2的输出信号频率控制字fcw3进行相加；和一个加法器单元2，其一个输入端与时钟延迟单元的输出频率控制字fcw2相连，其另一个输入端与加法器单元5的输出信号pow1相连，它对时钟延迟单元的输出信号频率控制字fcw2取反后，再与加法器单元5的输出信号pow1进行相加；和一个加法器单元3，其一个输入端与乘法器单元2的输出频率控制字fcw3相连，其另一个输入端与加法器单元5的输出信号pow1相连，它对乘法器单元2的输出信号频率控制字fcw3取反后，再与加法器单元5的输出信号pow1进行相加；和一个加法器单元4，其一个输入端与加法器单元1的输出频率控制字fcw4相连，其另一个输入端与加法器单元5的输出信号pow1相连，它对加法器单元1的输出信号频率控制字fcw4取反后，再与加法器单元5的输出信号pow1进行相加；和一个加法器单元5，其一个输入端与相位偏移调制量θ相连，其另一个输入端与相位累加器的输出信号pow相连，它对相位偏移调制量θ与相位累加器的输出信号pow进行相加；和一个相位累加器，其一个输入与乘法器单元1的输出频率控制字fcw1相连，其另一个输入与外部输入的DDS时钟dds_clk相连，它每隔一个DDS时钟周期对乘法器单元1的输出进行累加；和一个相幅转换器1，其一个输入端与与外部输入的DDS时钟dds_clk相连，其另一个输入端与加法器单元5的输出pow1相连，它完成从加法器单元5的输出信号pow1到幅度amp1的转化；和一个相幅转换器2，其一个输入端与与外部输入的DDS时钟dds_clk相连，其另一个输入端与加法器单元2的输出pow2相连，它完成从加法器单元2的输出信号pow2到幅度amp2的转化；和一个相幅转换器3，其一个输入端与与外部输入的DDS时钟dds_clk相连，其另一个输入端与加法器单元5的输出pow3相连，它完成从加法器单元3的输出信号pow3到幅度amp3的转化；和一个相幅转换器4：其一个输入端与与外部输入的DDS时钟dds_clk相连，其另一个输入端与加法器单元5的输出pow4相连，它完成从加法器单元4输出信号pow4到幅度amp4的转化；和一个MUX选择开关，其四个输入端分别为相幅转换器1～4的的输出amp1～amp4，它将四个相幅转换器输出值按先后顺序，在系统时钟sys_clk采样下，合并为一条输出，作为系统的总输出amp。