具有紧凑结构的连续时间三角积分模数转换器

摘要：

本发明提供一种具有紧凑结构的连续时间三角积分ADC。该ADC包括：环路滤波器，接收模拟输入信号并作噪声整形，且输出第一、第二环路电压；求和电路，包括：第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对第一环路电压和第一反馈电压求和以产生第一求和电压；量化器，用于根据第一求和电压、第二环路电压间的差值产生数字输出信号；以及电流DAC，用于根据数字输出信号产生第一、第二反馈电流。利用本发明，节省了布局面积和电流损耗，提升了系统性能。

专利类型：发明专利

申请/专利号：CN201110049656.9

申请日期：2011-03-02

公开/公告号：CN102270989A

公开/公告日：2011-12-07

主分类号：H03M1/52(2006.01)I

申请/专利权人:联发科技股份有限公司

发明/设计人:蔡仁哲

主申请人地址:中国台湾新竹科学工业园区新竹市笃行一路一号

专利代理机构:北京万慧达知识产权代理有限公司 11111

代理人:葛强%张一军

国别省市代码:台湾;71

权利要求：

一种具有紧凑结构的连续时间三角积分模数转换器，其特征在于，包括：环路滤波器，包括：三角积分调变器，用于接收模拟输入信号，并对所述模拟输入信号作噪声整形，且相应地输出第一模拟信号和第二模拟信号；以及输出级，用于输出第一环路电压和第二环路电压，包括：第一输出晶体管，包括：控制端，用于接收所述第一模拟信号；第一端，用于接收第一参考电流；以及第二端；其中所述第一输出晶体管根据所述第一模拟信号和所述第一参考电流在所述第一输出晶体管的所述第一端输出所述第一环路电压；以及第二输出晶体管，包括：控制端，用于接收所述第二模拟信号；第一端，用于接收所述第一参考电流；以及第二端；其中所述第二输出晶体管根据所述第二模拟信号和所述第一参考电流在所述第二输出晶体管的所述第一端输出所述第二环路电压；以及量化器，用于根据所述第一环路电压和所述第二环路电压间的差值输出数字输出信号，所述量化器包括：第一参考电流模块，用于提供所述第一参考电流；第一分压器，耦接于所述第一输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第一分压器包括(N1?1)个第一分压电阻，用于根据所述第一参考电流产生N1个第一比较电压，且第A个第一比较电压可用如下方程序表示：VCA+＝VC1++IREF×(A?1)×RQ；第二分压器，耦接于所述第二输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第二分压器包括(N1?1)个第二分压电阻，用于根据所述第一参考电流产生N1个第二比较电压，且第B个第二比较电压可用如下方程序表示：VCB?＝VC1?+IREF×(B?1)×RQ；其中A、B和N1为正整数，1≤A≤N1，1≤B≤N1，VCA+代表所述第A个第一比较电压，VCB?代表所述第B个第二比较电压，VC1+代表第一个第一比较电压，VC1?代表第一个第二比较电压，IREF代表所述第一参考电流的幅值，以及RQ代表所述(N1?1)个第一分压电阻其中之一的电阻值或所述(N1?1)个第二分压电阻其中之一的电阻值；其中所述(N1?1)个第一分压电阻和所述(N1?1)个第二分压电阻的电阻值相同；以及比较模块，包括(N1?1)个比较器，用于产生(N1?1)个比较结果信号；其中所述(N1?1)个比较器的第M个比较器比较所述(N1?1)个第一比较电压的第M个第一比较电压和所述(N1?1)个第二比较电压的第(N1?M)个第二比较电压，以产生第M个比较结果信号，且1≤M≤(N1?1)；其中所述数字输出信号系通过将所述(N1?1)个比较结果信号相结合所获得；以及电流数模转换器，耦接于所述第一分压器、所述第二分压器和所述第一参考电流模块，用于根据所述数字输出信号产生所述第一反馈电流和所述第二反馈电流。