时钟发生电路和使用所述时钟发生电路的延迟锁定环

摘要：

本发明涉及一种时钟发生电路，包括：多个可变延迟单元，被配置为在从多个延迟控制信号中分配给它们的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及延迟控制单元，被配置为基于来自于相位比较单元的比较结果来产生多个延迟控制信号。

专利类型：发明专利

申请/专利号：CN201110025461.0

申请日期：2011-01-24

公开/公告号：CN102263553A

公开/公告日：2011-11-30

主分类号：H03L7/06(2006.01)I

申请/专利权人:海力士半导体有限公司

发明/设计人:李惠英

主申请人地址:韩国京畿道

专利代理机构:北京弘权知识产权代理事务所(普通合伙) 11363

代理人:郭放%张文

国别省市代码:韩国;KR

权利要求：

一种时钟发生电路，包括：多个可变延迟单元，每个单元被配置为在从多个延迟控制信号中相应地分配给它的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，所述相位比较单元被配置为将关于所述输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及延迟控制单元，所述延迟控制单元被配置为基于来自于相位比较单元的比较结果来产生所述多个延迟控制信号。