提高逐次逼近ADC输出信噪比的转换和校准算法及ADC
一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，可以在不改变SAR?ADC中比较器等效输入噪声的前提下，通过校准算法及ADC可以有效的改善ADC的整体输出信噪比。本技术方案中，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期的DAC电容；在原有SAR?ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。
发明专利
CN201110006240.9
2011-01-13
CN102045067A
2011-05-04
H03M1/10(2006.01)I
东南大学
时龙兴;顾俊辉;张理振;吴建辉;赵玮;胡大海;叶至易;张萌;李红
214135 江苏省无锡市新区菱湖大道99#
南京天翼专利代理有限责任公司 32112
朱戈胜
江苏;32
一种提高逐次逼近ADC输出信噪比的转换和校准算法，其特征是包括步骤：先在现有的逐次逼近式模数转换器SAR?ADC的二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期中可用的DAC电容；在校准周期内通过设置该电容连接的电位并进行比较，作为现有SAR?ADC比较周期完成之后增加的比较操作；最后在比较器后连接校准模块，根据比较器的比较结果对原ADC量化结果输出进行校准；设逐次逼近型模数转换器是n位的；A、现有的SAR?ADC中，其转换过程的步骤包括：采样周期：所有DAC电容的上极板接Vcm，上极板与比较器正输入端相连的DAC电容的下极板接差分输入信号正端Vip；上极板与比较器负输入端相连的DAC电容的下极板接差分输入信号负端Vin。AD转换开始周期：首先，所有DAC电容的下极板断开与Vcm的连接。将SAR逻辑控制中寄存器最高位B1置1，剩余低位B2?Bn置0，附加位Bc置0；DAC电容阵列，与比较器正输入端相连的电容中，上极板与比较器正输入端相连的最高位电容2n?1C，其下极板接参考电压Vref；上极板与比较器正输入端相连的其余DAC电容，以及上极板与比较器正输入端相连的附加DAC电容，它们的下极板均接地；DAC电容阵列中，与比较器负输入端相连的电容中，上极板与比较器负输入端相连的最高位电容2n?1C，其下极板接地；上极板与比较器负输入端相连的其余DAC电容，以及上极板与比较器负输入端相连的附加DAC电容的下极板均接Vref；这样，当寄存器的某一位Bn为1时，上极板与比较器正输入端相连的对应DAC电容，其下极板接Vref；上极板与比较器负输入端相连的对应DAC电容下极板接地；当寄存器的某一位Bn为0时，上极板与比较器正输入端相连的对应DAC电容，其下极板接地；上极板与比较器负输入端相连的对应DAC电容，其下极板接Vref；经DAC电容阵列转换，将差分输入信号Vid＝Vip?Vin传递给比较器输入电压Vx进行比较：若Vx＞0，说明输入信号Vid＞0，将SAR逻辑控制中寄存器最高位B1的1变为0，同时将次高位B2置1，Vx下降Vref/2后进行第二次比较；若Vx＜0，说明数字量还不够大，保留最高位B1的1，且还须将下一位B2置1，Vx上升Vref/2后进行第二次比较；依此逐次比较下去，每一次DAC对Vx升高或降低的幅度均为前一次的1/2，一直到最低位Bn为止；逐次逼近寄存器的逻辑状态就是待转换的模拟输入电压Vid的数字量，从高位到低位依次为B1?B2?B3……Bn，将该数字量写入校准模块中的寄存器中；B、校准过程的校准算法步骤包括：首先判断Bn位的值：1)若Bn＝1，SAR逻辑控制中寄存器最低位Bn保持不变，但同时通过逻辑控制电路将该位对应的电容按照Bn为0的方式连接，其余位保持不变；经过DAC电容阵列转换，将Vx电位降低了1LSB所对应的电压，将Vx送入比较器比较，若Vx＞0，则将附加位Bc置为1，否则Bc置为0；2)若Bn＝0，则保持B1B2B3……Bn的值不变，同时将Bc对应的位置为1，经过DAC电容阵列转换，将Vx电位提高了1LSB所对应的电压，将Vx送入比较器比较，若Vx＞0，则将标志位Bc置为1，否则Bc置为0。然后根据Bn和Bc的值判断是否需要校准：若Bn和Bc同为1，则将原量化结果B1?B2?B3……Bn加1作为该次量化的校准后输出；若Bn和Bc同为0，则将原量化结果B1?B2?B3……Bn减1，作为该次量化的校准后输出，此处减1或加1，在不同的电路结构中或比较方式中可选；若Bn和Bc不同，则对原量化结果不做修改，直接输出B1?B2?B3……Bn作为该次量化的校准后输出。