PLL频率合成器

摘要：

PLL频率合成器(101)具备：相位比较器(2)，其检测基准时钟信号与该PLL频率合成器的输出信号之间的相位差；环路滤波器(4)，其输出由与相位差相对应的整数值以及小数值的和形成的控制值；频率控制部(6)，其与第1时钟信号同步地输出与整数值相当的第1数字控制信号；频率控制部(7)，其与比第1时钟信号频率高的第2时钟信号同步地，输出作为平均值来表示小数值的第2数字控制信号，并且在该PLL频率合成器处于锁定状态时，将第2数字控制信号的可取的值的范围限制于锁定时的范围；和数字控制振荡器(10)，其按照与基于第1以及第2数字控制信号的各个频率控制的组合相对应的频率而振荡。

专利类型：发明专利

申请/专利号：CN201080018446.7

申请日期：2010-07-30

公开/公告号：CN102414986A

公开/公告日：2012-04-11

主分类号：H03L7/093(2006.01)I

申请/专利权人:松下电器产业株式会社

发明/设计人:山崎秀聪

主申请人地址:日本大阪府

专利代理机构:中科专利商标代理有限责任公司 11021

代理人:汪惠民

国别省市代码:日本;JP

权利要求：

一种PLL频率合成器，具备：相位比较器，其检测基准时钟信号与该PLL频率合成器的输出信号之间的相位差；环路滤波器，其输出由与所述相位差相对应的整数值以及小数值的和形成的控制值；第1频率控制部，其与第1时钟信号同步地输出与所述整数值相当的第1数字控制信号；第2频率控制部，其与比所述第1时钟信号频率高的第2时钟信号同步地，输出作为平均值来表示所述小数值的第2数字控制信号，并且在该PLL频率合成器处于锁定状态时，将所述第2数字控制信号的可取的值的范围限制于该锁定时的范围；和数字控制振荡器，其按照与基于所述第1数字控制信号的频率控制以及基于所述第2数字控制信号的频率控制的组合相对应的频率而进行振荡。