一种高速的可编程分频器
本实用新型公开了一种高速的可编程分频器。本实用新型针对现有的分频器在输出信号频率较高时不能正确分频，提出了一种高速的可编程分频器，包括4/5预分频器、P计数器、S计数器和检测置数逻辑单元，其特征在于所述检测置数逻辑单元由n-2个与门、2个与非门和1个带有复位功能的D触发器组成。检测置数逻辑单元相对于传统的结构缩短了检测的延迟，即当P计数器减计数到1时，检测置数逻辑单元开始检测，通过一定的逻辑处理产生一个信号，这个信号使得P计数器和S计数器的置数使能端有效，检测置数整个过程控制在输入信号的4个时钟周期内，相对于传统的减计数到0才开始置数的检测置数逻辑，使得可编程分频器的工作频率提高1倍以上。
实用新型
CN201020662260.2
2010-12-16
CN201887746U
2011-06-29
H03K23/00(2006.01)I
电子科技大学
文光俊;鞠英;杨拥军
611731 四川省成都市高新区（西区）西源大道2006号
电子科技大学专利中心 51203
周永宏
四川;51
一种高速的可编程分频器，包括：4/5预分频器、P计数器、S计数器和检测置数逻辑单元，所述P计数器由n个D触发器组成，其中n是不小于4且不大于9的整数；所述S计数器由2个D触发器组成，其特征在于，所述检测置数逻辑单元由n?2个与门、2个与非门和1个带有复位功能的D触发器组成，所述4/5预分频器的反相输出端连接在带有复位功能的D触发器时钟信号端，所述检测置数逻辑单元第1个至第n?3个与门的一个输入端分别连接到P计数器的第2个至第n?2个D触发器的反相输出端，第1个至第n?3个与门的另一个输入端分别连接到第2个至第n?2个与门的输出端，第n?2个与门的两个输入端分别连接P计数器的第n?1个和第n个D触发器的反相输出端；所述检测置数逻辑单元的第一个与非门两个输入端分别连接到4/5预分频器的输出端和检测置数逻辑单元的第二个与非门的输出端，检测置数逻辑单元的第二个与非门的两个输入端分别连接到所述S计数器的2个D触发器的反相输出端；检测置数逻辑单元的第二个与非门的输出端连接到4/5预分频器的分频比控制端；检测置数逻辑单元的1个带有复位功能的D触发器的复位端连接到检测置数逻辑单元的第1个与门的输出端，其数据端连接到其反相输出端，其正相输出端连接到P计数器中的n个D触发器的置数使能端和S计数器中的2个D触发器的置数使能端。