一种基于状态保存机制的抗单粒子锁存结构
本实用新型涉及一种基于状态保存机制的抗单粒子锁存结构,其包括信号延时电路及抗单粒子锁存电路;信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度;抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号延时电路输出的外部输入延时信号,当外部输入信号与外部输入延时信号相同时,抗单粒子锁存电路根据外部输入信号的状态输出并锁存相应的状态信号;当外部输入信号与外部输入延时信号不同时,抗单粒子锁存电路输出前一时刻抗单粒子锁存电路锁存的状态信号。本实用新型提高了电路受单粒子扰动后恢复的速度,能够抵御SEU效应和SET效应对电路的干扰,电路结构简单,减小了占用面积,降低了功耗,提高了系统的可靠性。
实用新型
CN201020625924.8
2010-11-26
CN201918975U
2011-08-03
H03K19/003(2006.01)I
中国电子科技集团公司第五十八研究所
周昕杰;薛忠杰;王栋;罗静;徐睿;周毅
214035 江苏省无锡市滨湖区惠河路5号
无锡市大为专利商标事务所 32104
殷红梅
江苏;32
一种基于状态保存机制的抗单粒子锁存结构,其特征是:包括信号延时电路及与所述信号延时电路相连的抗单粒子锁存电路;所述信号延伸电路用于将输入信号延时后输出,所述信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度;所述抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号延时电路输出的外部输入延时信号。