一种利用衬体偏置效应消除运放失调电压的结构

摘要：

本实用新型提供了一种利用衬体偏置效应消除运放失调电压的结构，通过该结构能有效消除运放失调电压，且不需增加运放主体电路的器件，进而不会带来额外的电容，不会影响运放的速度。其特征在于：其包括运算放大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比较器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所述减数器的输出端连接所述电压型数模转换器。

专利类型：实用新型

申请/专利号：CN201020621757.X

申请日期：2010-11-24

公开/公告号：CN201893756U

公开/公告日：2011-07-06

主分类号：H03F3/45(2006.01)I

申请/专利权人:无锡思泰迪半导体有限公司

发明/设计人:吴明远;应祖金;黄海滨

主申请人地址:214028 江苏省无锡市新区长江路16号软件园1109室

专利代理机构:无锡盛阳专利商标事务所(普通合伙) 32227

代理人:顾朝瑞

国别省市代码:江苏;32

权利要求：

一种利用衬体偏置效应消除运放失调电压的结构，其特征在于：其包括运算放大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比较器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所述减数器的输出端连接所述电压型数模转换器。