用于低功耗VLSI的PN混合下拉网络多米诺异或门

摘要：

本实用新型涉及一种用于低功耗VLSI的PN混合下拉网络多米诺异或门，混合下拉网络中的两个NMOS管，每个管的一端接PMOS管，每个管的另一端接动态结点，两个PMOS管另一端接时钟管；或是混合下拉网络中的两个PMOS管，每个管的一端接NMOS管，每个管的另一端接动态结点，NMOS管另一端接时钟管；PN混合型下拉网络多米诺异或门中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。新型异或门具有以下三个优点：一是由于新型异或门不需要采用反相器提供反向输入信号，因此消除了反相器对功耗和信号偏差的影响，实现了低功耗高性能逻辑门的设计；二是由于采用了PN混合下拉网络结构，新型异或门既具有N型多米诺异或门速度快的优点，又具有P型多米诺异或门漏功耗低的优点；三是由于省去了输入反相器，从而节约了版图面积。

专利类型：实用新型

申请/专利号：CN201020574325.8

申请日期：2010-10-15

公开/公告号：CN201854266U

公开/公告日：2011-06-01

主分类号：H03K19/21(2006.01)I

申请/专利权人:北京工业大学

发明/设计人:汪金辉;吴武臣;侯立刚;宫娜;耿淑琴;张旺;袁颖

主申请人地址:100124 北京市朝阳区平乐园100号

专利代理机构:北京思海天达知识产权代理有限公司 11203

代理人:魏聿珠

国别省市代码:北京;11

权利要求：

用于低功耗VLSI的PN混合下拉网络多米诺异或门，包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和混合下拉网络；其特征在于：混合下拉网络中的两个NMOS管，每个管的一端接PMOS管，每个管的另一端接动态结点，两个PMOS管另一端接时钟管；或是混合下拉网络中的两个PMOS管，每个管的一端接NMOS管，每个管的另一端接动态结点，NMOS管另一端接时钟管；PN混合型下拉网络多米诺异或门中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。