一种超高速十进制计数器

摘要：

一种超高速十进制计数器，其二分频电路由T′触发器组成，五分频电路由触发器、触发器组成；所述触发器T′、之间是通过直接耦合方式连接的；所述触发器T′、的输入端均采用发射极耦合的“或”和“或非”门逻辑设计，其输出端均采用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器的VCC1电源和电源的VCC2电源是分离的；本实用新型ER4811的工作频率为250M-300MHz，是目前数字逻辑电路中速度最快的一种，且其具有二分频、五分频和十分频的功能。

专利类型：实用新型

申请/专利号：CN201020569993.1

申请日期：2010-10-18

公开/公告号：CN201821334U

公开/公告日：2011-05-04

主分类号：H03K23/66(2006.01)I

申请/专利权人:天水天光半导体有限责任公司

发明/设计人:王林;刘惠林;朱爱玲;王永功;杨保书

主申请人地址:741000 甘肃省天水市秦州区环城西路7号

专利代理机构:甘肃省知识产权事务中心 62100

代理人:马英

国别省市代码:甘肃;62

权利要求：

一种超高速十进制计数器，包括二分频和五分频电路，其特征在于：所述二分频电路由T′触发器组成，所述五分频电路由触发器、触发器组成；电路设计采用发射极耦合逻辑ECL设计，即所述触发器T′、之间是通过直接耦合方式连接的；所述触发器T′、的输入端均采用发射极耦合的“或”和“或非”门逻辑设计，其输出端均采用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器的VCC1电源和电源的VCC2电源是分离的；所述发射极耦合逻辑ECL方式形成了该超高速十进制计数器电路的核心—差分放大器，所以即使在信号转换期间也消除了电流尖锋；所述超高速十进制计数器具有两个时钟输入端CP(2脚)和(5脚)，一个公共清“0”端CR端(6脚)，以使计数器可从“0000”状态开始计数；公共清“0”端(6脚)可以压过时钟输入；触发器T′和有互补的Q、输出，而触发器和只有Q输出。FSA00000311090500011.tif,FSA00000311090500012.tif,FSA00000311090500013.tif,FSA00000311090500014.tif,FSA00000311090500015.tif,FSA00000311090500016.tif,FSA00000311090500017.tif,FSA00000311090500018.tif,FSA00000311090500019.tif,FSA000003110905000110.tif