多种芯片通用的高速数字/模拟转换电路
本实用新型涉及一种模拟电路,特别涉及一种可用于数字信号转换成模拟信号的多种芯片通用的高速数字/模拟转换电路。技术方案:由集成电路JP1、集成电路U1和集成运放电路U2三部分组成:集成电路U1的28脚与集成电路JP1的2脚同时输入时钟,集成电路JP1的3-12脚连接集成电路U1的1-10脚;集成电路U1的22脚一路串联电阻R3后与集成运放电路U2的3脚连接,集成电路U1的22脚另一路串联电阻R2后接模拟地;使用不同位数或型号的数字/模拟芯片时,不必另外设计电路,降低了成本,缩短了开发周期,且使用灵活,所转换的模拟信号可广泛应用于自动控制,信号检测及保密通信等领域。
实用新型
CN201020279751.9
2010-07-30
CN201766575U
2011-03-16
H03M1/66(2006.01)I
滨州学院
王忠林;王海燕
256603 山东省滨州市黄河五路391号
山东;37
多种芯片通用的高速数字/模拟转换电路,由集成电路(JP1)、集成电路(U1)和集成运放电路(U2)三部分组成,其特征在于:(一)三部分之间的连接关系:集成电路(U1)的28脚与集成电路(JP1)的2脚同时输入时钟,集成电路(JP1)的3?12脚连接集成电路(U1)的1?10脚;集成电路(U1)的22脚一路串联电阻(R3)后与集成运放电路(U2)的3脚连接,集成电路(U1)的22脚另一路串联电阻(R2)后接模拟地;(二)集成电路(U1)各脚的连接关系:集成电路(U1)的27脚连接数字电源(DVCC)后串联电容(C5)后接数字地,26脚接数字地,数字电源(DVCC)连接并联在一起的电容(C3、C1)后数字接地,24脚连接模拟电源(AVCC)后再串联上并联在一起的电容(C7、C6)后再接模拟地,23脚串联电容(C9)后再串联上并联在一起的电容(C7、C6)后再接模拟地,模拟电源(AVCC)连接并联在一起的电容(C4、C2)后接模拟地,21脚串联电阻(R5)后模拟接地,19脚串联电容(C11)后连接模拟电源(AVCC),18脚连接光敏电阻(R7)后接模拟地,17脚串联电容(C12)后并联上16脚后接模拟地,15、25脚接数字地,20脚接模拟地;(三)集成电路(U2)各脚的连接关系:集成运放电路(U2)的6脚一路串联电阻(R4)后连接外接口(P1),6脚的另一路串联电阻(R6)后与2脚连接,2脚另一路连接电阻(R1)后接模拟地,4脚一路串联电容(R10)后接模拟地,另一路输出?12V电源,7脚一路串联电容(R8)后接模拟地,另一路输出+12V电源,?12V电源和+12V电源连接外接口(P3)。