一种紧凑的高信息率RS译码装置

摘要：

本发明公开了一种紧凑的高信息率RS译码装置，包括伴随式计算模块、关键方程求解模块、错误搜索和错误值计算模块，所述关键方程求解模块采用riBM或RiBM算法，用于计算错误位置多项式和错误值多项式。其中主要的关键方程求解模块包括RAM存储模块(2)、迭代运算模块(3)和修正系数模块(4)。采用本发明克服了高信息率RS译码过程中关键方程求解算法占用较多FPGA逻辑单元的问题。

专利类型：发明专利

申请/专利号：CN201010623809.1

申请日期：2010-12-31

公开/公告号：CN102075200A

公开/公告日：2011-05-25

主分类号：H03M13/15(2006.01)I

申请/专利权人:北京遥测技术研究所%航天长征火箭技术有限公司

发明/设计人:张鹏;张春龙;徐松艳

主申请人地址:100076 北京市9200信箱74分箱

专利代理机构:中国航天科技专利中心 11009

代理人:安丽

国别省市代码:北京;11

权利要求：

一种紧凑的高信息率RS译码装置，包括伴随式计算模块、关键方程求解模块、错误搜索和错误值计算模块，所述关键方程求解模块采用riBM或RiBM算法，用于计算错误位置多项式和错误值多项式。其特征在于：所述关键方程求解模块包括RAM存储模块(2)、迭代运算模块(3)和修正系数模块(4)，RAM存储模块(2)，分为两个存储区，初始化时用于存储输入的伴随式；并在计算过程中分别用于存储每次循环第r个状态和第r+1个状态中的错误位置、错误值和用于计算错误位置和错位值的辅助数据；r为循环次数，取值[0，2t?1]；迭代运算模块(3)，用于在循环中利用存储于RAM存储模块(2)中的第r个状态中由修正系数模块(4)产生的辅助数据更新第r+1个状态的错误位置和错位值；修正系数模块(4)，用于在循环中利用存储于RAM存储模块(2)中第r个状态的错位位置和错位值修正第r+1个状态中用于计算错误位置和错位值的辅助数据。