带有预放大器的互补循环折叠增益自举跨导运算放大器
带有预放大器的互补输入的循环折叠运算跨导放大器，属于运算放大器技术领域。其特征在于：具有由N型晶体管(N1、N2、N3、N4)构成的预放大器，通过P型晶体管(P1、P2、P3、P4)和N型晶体管(N16、N17、N18、N19)互补输入，以及采用循环折叠增益自举跨导运算放大器结构来提高跨导运算放大器的单位增益带宽。本电路具有高单位增益带宽和低功耗的特点，符合集成电路目前研究和发展的方向。
发明专利
CN201010621164.8
2010-12-24
CN102098014A
2011-06-15
H03F3/45(2006.01)I
清华大学
魏琦;赵南;杨华中
100084 北京市100084-82信箱
北京众合诚成知识产权代理有限公司 11246
朱琨
北京;11
带有预放大器的互补循环折叠增益自举跨导运算放大器，其特征在于，含有：预放大器电路，P型互补输入支路，和所述P型互补输入支路相连的P型偏置电压晶体管部分、偏置尾电流晶体管对部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，N型互补输入支路，和所述N型互补输入支路相连的N型偏置电压晶体管部分、偏置尾电流晶体管部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，其中：预放大器电路，含有：第一NMOS晶体管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)，和第五NMOS管(N5)，其中：第五NMOS管(N5)源极接地，栅极接N型第一偏置电压(Vbn1)，第一NMOS管(N1)的栅极接第一全差分信号(VINN)，第二NMOS管(N2)的栅极接第二全差分信号(VINP)，该第一NMOS管(N1)、第二NMOS管(N2)两者的源极彼此相连后接所述第五NMOS管(N5)的漏极，第三NMOS管(N3)、第四NMOS管(N4)两者的栅极彼此相连后按N型第零偏置电压，两者的源极彼此相连后接电源电压(VDD)，P型互补输入支路，含有：第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)和第四PMOS管(P4)，其中：该第一PMOS管(P1)、第二PMOS管(P2)两者的栅极互联后接所述第一全差分信号(VINN)，该第三PMOS管(P3)、第四PMOS管(P4)两者的栅极互联后接所述第二全差分信号(VINP)，与所述P型互补输入支路相连的所述P型偏置电压晶体管部分，其第五PMOS管(P5)源极接所述电源电压(VDD)，栅极接P型第一偏置电压(Vbp1)，漏极同时与所述第一到第四共四个PMOS管(P1，P2，P3，P4)的源极相连，与所述P型互补输入支路相连的所述偏置尾电流晶体管部分，含有：第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)和第九NMOS管(M9)，其中：所述第六到第九共四个NMOS管(N1，N2，N3，N4)的源极都接地，所述第六NMOS管(N6)、第七NMOS管(N7)两者的栅极互连后接所述第三PMOS管(P3)的漏极，所述第八NMOS管(N8)、第九NMOS管(N9)两者的栅极互连后接所述第二PMOS管(P2)的漏极，所述第六NMOS管(N6)、第一PMOS管(P1)两者的漏极相连，与所述P型互补输入支路相连的所述共源共栅晶体管对部分，含有：第十NMOS管(N10)、第十一NMOS管(N11)、第十三NMOS管(N13)和第十四NMOS管(N14)，其中：第十NMOS管(N10)的源极与所述第六NMOS管(N6)的漏极相连，第十一NMOS管(N11)的源极与所述第九NMOS管(N9)的漏极相邻啊，第十二NMOS管(N12)的源极和所述第七晶体管(N7)的漏极相连，第十三NMOS管(N13)的源极和所述第八NMOS管(N8)的漏极相连，第十二NMOS管(N12)的漏极和所述第三PMOS管(P3)的漏极相连，第十三NMOS管(N13)的漏极和所述第二PMOS管(P2)的漏极相连，第十二NMOS管(N12)、第十三NMOS管(N13)两者的栅极互连后接N型第二偏置电压(Vbn2)，N型互补输入支路，含有：第十六NMOS管(N16)、第十七NMOS管(N17)、第十八NMOS管(N18)和第十九NMOS管(N19)，其中：第十六NMOS晶体管(N16)、第十七NMOS管(N17)两者的栅极互连后接所述第一全差分信号(VINN)，第十八NMOS管(N18)、第十九NMOS管(N19)两者的栅极互连后接所述第二全差分信号(VINP)，与所述互补输入支路相连的偏置电压晶体管部分，其第二十NMOS管(N20)源极接地，漏极同时与所述第十六到第十九共四个NMOS管(N16、N17、N18、N19)的漏极相连，该第二十NMOS管(N20)的栅极接共模控制信号(VCMFB)，与所述N型互补输入支路相连的所述偏置尾电流晶体管部分，含有：第六PMOS管(P6)、第七PMOS管(P7)、第八PMOS管(P8)和第九PMOS管(P9)，其中，各源极互连后接所述电源电压(VDD)，第六PMOS管(P6)、第七PMOS管(P7)两者的栅极互连后接所述第十八NMOS管(N18)的漏极，第八PMOS管(P8)、第九PMOS管(P9)两者的栅极互连后接所述第七NMOS管(N7)的漏极，第六PMOS管(P6)的漏极、第十六MOS管(N16)两者的漏极相连，第九PMOS管(P9)、第十七NMOS管(N17)两者的漏极相连，与所述N型互补输入支路相连的所述共源共栅晶体管对部分，含有：第十二PMOS管(P12)、第十三PMOS管(P13)、第十四PMOS管(P14)、和第十五PMOS管(P15)，其中，第十二PMOS管(P12)、第十三PMOS管(P13)两者的栅极互连后接P型第二偏置电压(Vbp2)，第十二PMOS管(P12)的源极与第七PMOS管(P7)的漏极相连，而该第十二PMOS管(P12)的漏极与所述第十八NMOS管(N18)的漏极相连，第十三PMOS管(P13)的源极与第八PMOS管(P8)的漏极相连，该第十三PMOS管(P13)的漏极与所述第十七NMOS管(N17)的漏极相连，第十四PMOS管(P14)的源极与第六PMOS管(P6)的漏极相连，而该第十四PMOS管(P14)的漏极与所述第十NMOS管(N10)的漏极相连后输出第一差分信号(VOUTP)，第十五PMOS管(P15)的源极与第九PMOS管(P9)的漏极相连，而该第十五PMOS管(P15)的漏极与所述第十一NMOS管(N11)的漏极相连后输出第二差分信号(VOUTN)，辅助放大器，包含：Pboost放大器和Nboost放大器，其中：Pboost放大器，电源电压正端接所述第六PMOS管(P6)的漏极，电源电压负端接所述第九PMOS管(P9)的漏极，该Pboost放大器的输出端把第一输出信号(POUTP)送往所述第十五PMOS管(P15)的栅极，负输出端输出第二输出信号(POUTN)，送往所述第十四PMOS管(P14)的栅极，PVCM端接N型偏置电压，Nboost放大器，电源电压负端接第十一NMOS管(N11)的源极，电源电压正端接第十NMOS管(N10)的源极，该Nboost放大器的正输出端输出第三输出信号(NOUTP)送往所述第十一PMOS管(P11)的栅极，而负输出端输出第四输出信号(NOUTN)送往第十NMOS管(N10)，NVCM端接P型偏置电压。