一种可编程抗干扰的同步触发器

摘要：

一种可编程抗干扰的同步触发器，为ADC采样系统提供可靠的触发信号，从而保证采样系统的同步准确度，包括正向输入端均相互连接且负向输入端相互连接的一个参考点检测比较器、一个正迟滞比较器和一个负迟滞比较器，所述正向输入端均相互连接的节点连接输入信号；所述参考点检测比较器的输出端分别通过电阻连接工作电源和通过计数器与控制逻辑电路互连；所述正迟滞比较器的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器的输出端分别连接第二电阻网络的一端和所述控制逻辑电路。

专利类型：发明专利

申请/专利号：CN201010606036.6

申请日期：2010-12-24

公开/公告号：CN102163974A

公开/公告日：2011-08-24

主分类号：H03M1/54(2006.01)I

申请/专利权人:北京东方计量测试研究所

发明/设计人:蒋方亮

主申请人地址:100086 北京市海淀区知春路82号

专利代理机构:北京海虹嘉诚知识产权代理有限公司 11129

代理人:吴小灿

国别省市代码:北京;11

权利要求：

一种可编程抗干扰的同步触发器，其特征在于，包括正向输入端均相互连接且负向输入端相互连接的一个参考点检测比较器、一个正迟滞比较器和一个负迟滞比较器，所述正向输入端均相互连接的节点连接输入信号；所述参考点检测比较器的输出端分别通过电阻连接工作电源和通过计数器与控制逻辑电路互连；所述正迟滞比较器的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器的输出端分别连接第二电阻网络的一端和所述控制逻辑电路，所述第二电阻网络的另一端连接所述负迟滞比较器的正向输入端，所述第二电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负向输入端相互连接的节点连接数模转换器，所述数模转换器连接所述控制逻辑电路。