基于低成本多路并行高速率的A/D采样电路板

摘要：

本发明公开了一种基于低成本多路并行高速率的A/D采样电路板，包括模拟信号输入模块、时钟产生和分配模块、并行ADC模块、FPGA模块和DSP模块。模拟信号输入模块主要实现对模拟信号的输入，时钟产生和分配模块主要为并行ADC模块提供统一时钟基准。该实用新型主要以较低成本实现高速A/D采样。一方面降低硬件开发成本，另一方面更接近目前软件无线电的开发理念。

专利类型：发明专利

申请/专利号：CN201010594882.0

申请日期：2010-12-20

公开/公告号：CN102006069A

公开/公告日：2011-04-06

主分类号：H03M1/10(2006.01)I

申请/专利权人:四川九洲电器集团有限责任公司

发明/设计人:王伟权

主申请人地址:621000 四川省绵阳市涪城区跃进路16号

专利代理机构:成都九鼎天元知识产权代理有限公司 51214

代理人:徐宏%吴彦峰

国别省市代码:四川;51

权利要求：

一种基于低成本多路并行高速率的A/D采样电路板,包括模拟信号输入电路、时钟产生和分配模块、ADC模块、FPGA模块和DSP模块；所述模拟信号处理模块主要实现对模拟信号的输入，以驱动ADC模块；时钟产生和分配模块为ADC模块提供同一时钟基准；FPGA模块和DSP模块主要用于将经过高速采样处理后形成的数字信号进行采样校正和验证效果。