基于CMOS工艺的低压运算放大器

摘要：

本发明涉及一种基于CMOS工艺的低压运算放大器。它含有：三个偏置电流设置PMOS管、一个PMOS差分输入对、两个由NMOS管组成的电流镜、一个由PMOS管组成的电流镜和两个工作在亚阈值区的电平移位PMOS管。本发明的低压运算放大器结构新颖、电路简单，消除了NMOS器件的阈值电压必须大于寄生PNP管的发射极基极电压VEB(on)的限制，可采用任意阈值的标准CMOS工艺实现。本发明电路工作电压低于1V，所需静态电流小，且基本不随温度变化。本发明可以广泛地应用于工作电压在1V以下的模拟集成电路领域，尤其是Sub-1-V?CMOS带隙基准源电路中。

专利类型：发明专利

申请/专利号：CN201010582102.0

申请日期：2010-12-09

公开/公告号：CN102006022A

公开/公告日：2011-04-06

主分类号：H03F3/45(2006.01)I

申请/专利权人:中国电子科技集团公司第二十四研究所

发明/设计人:谭旻;刘凡

主申请人地址:400060 重庆市南岸区南坪花园路14号

国别省市代码:重庆;85

权利要求：

一种基于CMOS工艺的低压运算放大器，其特征在于，它含有：一个偏置电流单元，为低压运算放大器提供偏置电流，包括：PMOS管MP4、MP1、MP5，其中，MP4，MP1和MP5的源极均与电源VDD相接，MP4，MP1和MP5的栅极均与偏置电压端VBP相接，MP4的漏极、MP6的源极与MN3、MN1的栅极连接在一起，MP1的源极、MP+的源极与MP?的源极连接在一起，MP5的漏极、MP7的源极与MN2的栅极、MN4的栅极连接在一起；和一个PMOS差分对，为低压运算放大器提供输入，包括：PMOS管MP+、MP?，其中，MP+、MP?的源极与MP1的漏极连接在一起，MP+的栅极接低压运算放大器的正向输入端Vin+，MP?的栅极接低压运算放大器的的负向输入端Vin?，MP+的漏极、MN1的漏极与MP6的栅极连接在一起，MP?的漏极、MN2的漏极与MP7的栅极连接在一起；和第一电流镜，为正向输入信号Vin+提供信号路径，包括：NMOS管MN1、MN3，其中，MN3、MN1的源极接地GND，MN3、MN1的栅极与MP6的源极相接，MN1的漏极与MP+的漏极相接，MN3的漏极与MP2的漏极相接，同时作低压运算放大器的输出端Vo；和第二电流镜，为负向输入信号Vin?提供信号路径，包括：NMOS管MN2、MN4，其中，MN2、MN4的源极接地GND，MN2、MN4的栅极与MP7的源极相接，MN2的漏极与MP?的漏极相接，MN4的漏极与MP3的漏极相接；和第三电流镜，为负向输入信号Vin?提供信号路径，包括：PMOS管MP3、MP2，其中，MP3、MP2的源极接电源VDD，MP3、MP2的栅极与MP3的漏极相接，MP3的栅极、MP3的漏极和MN4的漏极连接在一起，MP2的漏极与MN3的漏极相接；和两个电平位移管，用于降低MN1、MN2的漏?源极间的电压差，包括：PMOS管MP6、MP7，其中，MP6的漏极接地GND，MP6的栅极、MP+的漏极和MN1的漏极连接在一起，MP6的源极、PM4的漏极和MN3的栅极、MN1的栅极连接在一起，MP7的漏极接地GND，MP7的栅极、MP?的漏极和MN2的漏极连接在一起，MP7的源极、MP5的漏极和MN2的栅极、MN4的栅极连接在一起。