一种译码器及译码方法

摘要：

本发明实施例公开了一种译码器及译码方法，涉及译码领域，能够较大程度的提高译码器的吞吐量。本发明的译码器包括：R个层运算模块和硬判决输出模块；所述R个层运算模块依次连接，在任意相邻的两个层运算模块中，前一个层运算模块的输出是后一个层运算模块的输入；第N个层运算模块以预定码字长度为并行位宽并行接收待译码数据对应的APP值，对接收的APP值进行更新运算，得到所述待译码数据对应的经过该层运算模块更新运算后的APP值，并将更新运算后的APP值以预定码字长度为并行位宽并行输出；硬判决输出模块接收第R个层运算模块输出的APP值并将其进行硬判决输出。本发明实施例主要用于高吞吐量译码的过程中。

专利类型：发明专利

申请/专利号：CN201010571034.8

申请日期：2010-12-02

公开/公告号：CN102136842A

公开/公告日：2011-07-27

主分类号：H03M13/11(2006.01)I

申请/专利权人:华为技术有限公司

发明/设计人:喻凡;肖治宇;常德远

主申请人地址:518129 广东省深圳市龙岗区坂田华为基地总部办公楼

专利代理机构:北京中博世达专利商标代理有限公司 11274

代理人:申健

国别省市代码:广东;44

权利要求：

一种译码器，其特征在于，包括：R个层运算模块和硬判决输出模块；所述R个层运算模块依次连接，在任意相邻的两个层运算模块中，前一个层运算模块的输出是后一个层运算模块的输入；R为H矩阵的子循环矩阵层的层数；第N个层运算模块，用于以预定码字长度为并行位宽并行接收待译码数据对应的APP值，根据所述H矩阵的第N个子循环矩阵层的结构特征，对接收的APP值进行更新运算，得到所述待译码数据对应的经过该层运算模块更新运算后的APP值，并将所述更新运算后得到的APP值以所述预定码字长度为并行位宽并行输出；其中，N为自然数，1≤N≤R；所述硬判决输出模块，用于接收第R个层运算模块输出的APP值，并将其进行硬判决输出。