一种抗单粒子瞬态电路

摘要：

本发明提出了一种抗单粒子瞬态电路，实现方式为：将互补CMOS逻辑门的P网络和N网络的输入分开，形成互为冗余的P输入和N输入，在P网络和N网络之间插入一对串联的PMOS管和NMOS管，这对插入的PMOS和NMOS的栅极端分别加恒定的偏置电压，形成互为冗余的两个输出结点P输出和N输出。本发明电路具有抗单粒子瞬态能力强且结构简单、功耗低等优点，适用于数字逻辑电路、时序电路和存储电路中。

专利类型：发明专利

申请/专利号：CN201010548208.9

申请日期：2010-11-17

公开/公告号：CN102082568A

公开/公告日：2011-06-01

主分类号：H03K19/0185(2006.01)I

申请/专利权人:北京时代民芯科技有限公司%中国航天科技集团公司第九研究院第七七二研究所

发明/设计人:王亮;岳素格;赵元富

主申请人地址:100076 北京市丰台区东高地四营门北路2号

专利代理机构:中国航天科技专利中心 11009

代理人:安丽

国别省市代码:北京;11

权利要求：

一种抗单粒子瞬态电路，其特征在于：在由PMOS管逻辑构成的P网络和由NMOS管逻辑构成的N网络之间串联一个PMOS管和一个NMOS管；P网络和N网络在逻辑上互为对偶，P网络连接电源VDD及PMOS管的源极端，PMOS管的漏极端连接NMOS管的漏极端，NMOS管的源极端通过N网络接地，与P网络相连的PMOS管的栅极端接恒定电压VBP，恒定电压VBP使PMOS管导通且导通时的驱动能力不大于P网络导通时的驱动能力；与N网络相连的NMOS管的栅极接恒定电压VBN，恒定电压VBN使NMOS管导通且导通时的驱动能力不大于N网络导通时的驱动能力，P网络和N网络均有m个输入端，m为1到8之间的自然数，P网络与PMOS管的相连结点A处输出信号YP，N网络与NMOS管的相连结点B处输出信号YN，A和B为两个互为冗余的输出结点。