一种用于大功率脉冲调制器中的信号发射电路
本发明公开了一种用于大功率脉冲调制器中的信号发射电路，该信号发射电路用于医用直线加速器，属于脉冲调制器技术领域。该信号发射电路采用一片可编程逻辑器件，替代结构复杂的控制电路来控制计数器对存储器进行访问，从而产生调制器工作时各部分所需要的各种控制信号，整个信号发射电路具有结构简单、体积较小、受电磁干扰较轻、性能稳定的优点。
发明专利
CN201010543715.3
2010-11-15
CN102075180A
2011-05-25
H03K19/20(2006.01)I
江苏海明医疗器械有限公司
邓勇;吴建兴;王春波;彭东风;张均衡
225101 江苏省扬州市开发区临江路166号
北京理工大学专利中心 11120
杨志兵%高燕燕
江苏;32
一种用于大功率脉冲调制器中的信号发射电路，其特征在于，该信号发射电路用于医用直线加速器，包括：控制芯片D21、计数器D17、计数器D18、预存有所需波形的存储器D19、输出缓冲器D10、输出缓冲器D11、以及若干电阻和若干电容；其中，计数器D17和D18均采用74HC590芯片，存储器D19采用27C512芯片，输出缓冲器D10和D11采用74HC14，控制芯片D21为可编程逻辑器件AT22V10；控制芯片D21的管脚定义为：管脚1为基准频率输入端、管脚2为故障2信号输入端、管脚3为故障1输入端、管脚10为故障复位信号输入端、管脚13为赋能原始波形输入端、管脚11为赋能脉冲使能信号输入端、管脚21为闸流管脉冲反馈信号输入端、管脚9为禁止闸流管触发脉冲信号输入端、管脚8为禁止赋能信号输入端、管脚4为同步信号输入端、管脚7为赋能稳压脉冲输入端、管脚6为闸流管原始脉冲输入端、管脚5为计数结束脉冲输入端、管脚19为计数清零输出端、管脚18为计数使能输出端、管脚17为闸流管触发脉冲输出端、管脚16为赋能脉冲输出端、管脚14为信号源故障信号输出端、管脚23为故障2指示输出端、管脚22为故障1指示输出端、管脚20为计数基准信号输出端；基准频率信号输入控制芯片D21的管脚1以及计数器D17和D18的管脚13，控制芯片D21的管脚20连接计数器D17和D18的管脚11，控制芯片D21的管脚19连接计数器D17和D18的管脚10，控制芯片D21的管脚18连接计数器D17的管脚12，计数器D17的管脚9连接计数器D18的管脚12；计数器D17的管脚15和管脚1～7分别连接存储器D19的管脚10～3，计数器D18的管脚15和管脚1～7分别连接存储器D19的管脚25、24、21、23、2、26、27和1；存储器D19的管脚11、12和13分别通过各自的电阻接输出缓冲器D10的管脚9、11和13；存储器D19的管脚15～19分别通过各自的电阻接输出缓冲器D11的管脚13、3、5、11、9；在输出缓冲器D10上，管脚9通过电容C17接地，管脚11通过并联在一起的电容C18和C19接地，管脚1、3、5均接地，管脚8接控制芯片D21的管脚5，管脚10接控制芯片D21的管脚6，管脚12接控制芯片D21的管脚13；在输出缓冲器D11上，管脚3、5、9、11和13分别通过一个电容接地，管脚1直接接地，管脚4输出束流前沿切割系统BLC同步信号，管脚6输出自动频率控制系统AFC同步信号，管脚8输出剂量监控系统ADC2的系统同步信号，管脚10输出栅控枪AIC的系统同步信号，管脚12输出ADC1的系统同步信号；在控制芯片D21上，管脚22通过电阻R15连接发光二极管HL2的阳极，管脚23通过电阻R16连接发光二极管HL3的阳极，发光二极管HL2和HL3的阴极接地；所述控制芯片D21的内部电路设计为：管脚2通过输入缓冲器U39接或非门U19的第一输入端，或非门U19的第二输入端接管脚23，或非门U19的输出端接或非门U20的第一输入端；管脚10通过输入缓冲器U40输出复位信号Reset，该Reset信号接或非门U20的第二输入端和或非门U22的第二输入端，或非门U20的输出端通过输出缓冲器U26接管脚23；管脚3通过输入缓冲器U41接或非门U21的第一输入端，或非门U21的第二输入端接管脚22，或非门U21的输出端接或非门U22的第一输入端；或非门U22的输出端通过输出缓冲器U51接管脚22；管脚22和23分别接或门U23的两个输入端，或门U23的输出端通过输出缓冲器U55接管脚14；管脚9通过输入缓冲器U48接与门U24的反向输入端，管脚6通过输入缓冲器U49接与门U24的正向输入端，与门U24的输出端通过输出缓冲器U53接管脚17；管脚5通过输入缓冲器U42接D触发器U11的数据端，D触发器U11的输出端通过输出缓冲器U47接管脚19，D触发器U11的时钟端接时钟信号CLK1，输入缓冲器U42的输出端进一步通过非门U32输出ClrPlus1信号；管脚4通过输入缓冲器U43接或非门U28的第一输入端，或非门U28的输出端通过输出缓冲器U57接管脚18；所述ClrPlus1信号输入或非门U29的第二输入端，或非门U29的第一输入端接管脚18，或非门U29的输出端接或非门U28的第二输入端；管脚1通过输入缓冲器U50输出时钟信号CLK1，该CLK1接D触发器U27的时钟端和D触发器U11的时钟端，D触发器U27的输出端通过非门U37接D触发器U27的数据端，D触发器U27的输出端进一步通过输出缓冲器U54接管脚20；管脚11接与门U33的第一输入端和与门U34的反向输入端，管脚21通过输入缓冲器U44接与门U33的第二输入端和与门U34的正向输入端；与门U33的输出端接或非门U30的第一输入端，或非门U30的第二输入端接管脚15，或非门U30的输出端接或非门U31的第一输入端；与门U34的输出端接或非门U31的第二输入端，所述ClrPlus1信号输入或非门U31的第三输入端，或非门U31的输出端通过输出缓冲器U58接管脚15；管脚8通过输入缓冲器U45接与门U60的第一反向输入端，所述Reset信号接与门U60的第二反向输入端，管脚13和7分别接与门U60的第一正向输入端和第二正向输入端，与门U60的第三正向输入端接管脚15，与门U60的输出端通过输出缓冲器U52接管脚16。