带数字校正的逐次逼近模数转换器及其处理方法

摘要：

本发明针对现有的逐次逼近模数转换器中耦合电容排版制作困难的缺点，公开了一种带数字校正的逐次逼近模数转换器及其处理方法。模数转换器包括主DAC、校准DAC、比较器、控制电路、存储器，特征在于主DAC包括通过单位电容耦合的电容阵列构成的高K位CDAC和低N位CDAC。引入的系统误差和电容匹配误差通过数字校正消除，在自校准阶段将高K位CDAC各个电容所对应的误差电压予以量化，存储在存储器中，在量化出来的残差电压数字码末位后面增加两位0参与误差电压的运算。进行正常转换时，误差电压数字码被累加起来再舍掉最后两位，剩下的数字码作为校准DAC的输入，进而提高模数转换器的精度。

专利类型：发明专利

申请/专利号：CN201010523620.5

申请日期：2010-10-28

公开/公告号：CN101977058A

公开/公告日：2011-02-16

主分类号：H03M1/38(2006.01)I

申请/专利权人:电子科技大学

发明/设计人:于奇;杜翎;宁宁;吴霜毅;徐振涛;李靖;陈必江

主申请人地址:611731 四川省成都市高新区（西区）西源大道2006号

专利代理机构:电子科技大学专利中心 51203

代理人:周永宏

国别省市代码:四川;51

权利要求：

一种带数字校正的逐次逼近模数转换器，包括主DAC、校准DAC、比较器、控制电路和存储器，比较器的正输入端接共模电压，负输入端接主DAC的输出，其特征在于，所述主DAC包括电容阵列构成的高K位CDAC和电容阵列构成的低N位CDAC，并且高K位CDAC和低N位CDAC之间通过一个单位电容进行耦合，校准DAC的输出端与主DAC的输出端之间通过一个耦合电容进行耦合。