一种基于阻塞控制的单稳态电路

摘要：

本发明涉及一种基于阻塞控制的单稳态电路，第一PMOS晶体管P1的源极连接电源电压，其漏极与第二PMOS晶体管P2的源极相连，其栅极受控于输入电压；第二PMOS晶体管P2的栅极受控于反相器I2输出端的信号，其漏极与传输门T1输出端、反相器I1的输入端及电容N1的一端相连；电容N1的另一端接地；反相器I1的输出端与所述传输门T2的输入端相连；传输门T2的输出端与反相器I2的输入端相连；反相器I2的输出端与所述反相器I3的输入端相连；反相器I3的输出端是所述单稳态电路的输出端VOUT，并且该输出端被反馈连接至所述传输门T1的输入端；两个传输门分别受控于两个传输门控制端的输入信号，使得在同一时间只有一个传输门导通以实现阻塞控制。

专利类型：发明专利

申请/专利号：CN201010514560.0

申请日期：2010-10-14

公开/公告号：CN101977039A

公开/公告日：2011-02-16

主分类号：H03K3/033(2006.01)I

申请/专利权人:中国科学院声学研究所

发明/设计人:王东辉;闫浩;侯朝焕

主申请人地址:100190 北京市海淀区北四环西路21号

专利代理机构:北京法思腾知识产权代理有限公司 11318

代理人:杨小蓉%高宇

国别省市代码:北京;11

权利要求：

一种基于阻塞控制的单稳态电路，其特征在于，该单稳态电路包括：第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、两个传输门(T1、T2)、电容(N1)和三个反相器(I1、I2、I3)；所述第一PMOS晶体管(P1)的源极连接电源电压，其漏极与所述第二PMOS晶体管(P2)的源极相连，其栅极受控于输入电压；所述第PMOS晶体管(P2)的栅极受控于所述反相器(I2)输出端的信号，其漏极与所述传输门(T1)输出端、所述反相器(I1)的输入端及所述电容(N1)的一端相连；所述电容(N1)的另一端接地；所述反相器(I1)的输出端与所述传输门(T2)的输入端相连；所述传输门(T2)的输出端与所述反相器(I2)的输入端相连；所述反相器(I2)的输出端与所述反相器(I3)的输入端相连；所述反相器(I3)的输出端是所述单稳态电路的输出端(VOUT)，并且该输出端被反馈连接至所述传输门(T1)的输入端；所述传输门(T1、T2)分别受控于传输门(T1、T2)控制端的输入信号，使得在同一时间只有一个传输门导通以实现阻塞控制。