基于忆阻器的多位可变进制异步计数电路

摘要：

本发明涉及一种基于忆阻器的多位可变进制异步计数电路。多位即计数的位数为N位，N为任意正整数，异步工作方式是指各个计数单元没有统一的计数信号，低位计数单元为高位计数单元提供计数信号，可变进制是指通过设定计数脉冲的参数，即周期T、占空比η与电流强度I，改变每一个计数脉冲对忆阻器阻抗的改变量，从而改变计数单元的量程。基于忆阻器的计数单元由忆阻器、计数脉冲输入端口、测试脉冲输入端口、测试脉冲输出端口、进位信号输出端口及复位端口构成。该计数电路利用忆阻器对电荷的记忆特性计数，可精确控制计数。

专利类型：发明专利

申请/专利号：CN201010293049.2

申请日期：2010-09-27

公开/公告号：CN101951258A

公开/公告日：2011-01-19

主分类号：H03K23/58(2006.01)I

申请/专利权人:中国人民解放军国防科学技术大学

发明/设计人:徐辉;徐欣;聂洪山;孙兆林;刘海军;田晓波

主申请人地址:410073 湖南省长沙市砚瓦池正街47号

专利代理机构:湖南省国防科学技术工业办公室专利中心 43102

代理人:冯青

国别省市代码:湖南;43

权利要求：

基于忆阻器的多位可变进制异步计数电路，其特征在于：计数的位数为N位，各个计数单元没有统一的计数信号，低位计数单元为高位计数单元提供计数信号，通过设定计数脉冲的参数，即周期T、占空比η与电流强度I，改变每一个计数脉冲对忆阻器阻抗的改变量，从而改变计数单元的量程。