一种单相时钟传输管绝热逻辑电路及全加器和5-2压缩器

摘要：

本发明公开了一种单相时钟传输管绝热逻辑电路，特点是包括逻辑赋值电路和能量恢复电路，能量恢复电路由两个pMOS管即第一pMOS管和第二pMOS管构成，第一pMOS管的源极和第二pMOS管的源极并接于功率时钟端，逻辑赋值电路由四个nMOS传输管即第五nMOS管、第六nMOS管、第七nMOS管和第八nMOS管构成，优点在于结合单相功率时钟绝热逻辑(CAL)及互补传输管逻辑(CPL)的优点，仅需一个功率时钟CLK，而辅助时钟(CX和)交替控制每一级逻辑电路，其频率是功率时钟CLK频率的一半；而在此基础上的全加器使用单相功率时钟，减小了时钟电路的复杂度，时钟电路更容易产生，电路的面积大大减小；而5-2压缩器仅由全加器构成，电路结构简单规范，5-2压缩器一次可压缩的位数更多。

专利类型：发明专利

申请/专利号：CN201010286339.4

申请日期：2010-09-19

公开/公告号：CN101951256A

公开/公告日：2011-01-19

主分类号：H03K19/08(2006.01)I

申请/专利权人:宁波大学

发明/设计人:胡建平;苏丽;余晓颖;邬杨波;张卫强

主申请人地址:315211 浙江省宁波市江北区风华路818号

专利代理机构:宁波奥圣专利代理事务所(普通合伙) 33226

代理人:程晓明

国别省市代码:浙江;33

权利要求：

一种单相时钟传输管绝热逻辑电路，其特征在于包括逻辑赋值电路和能量恢复电路，所述的能量恢复电路由两个pMOS管即第一pMOS管和第二pMOS管构成，所述的第一pMOS管的源极和所述的第二pMOS管的源极并接于功率时钟端，所述的第一pMOS管的漏极与第一nMOS管的源极连接，所述的第二pMOS管的漏极与第二nMOS管的源极连接，所述的第一nMOS管的漏极与所述的第二nMOS管的漏极并接于地，所述的第二pMOS管的栅极、所述的第二nMOS管的栅极和所述的第一pMOS管的漏极并接于信号输出端，所述的第一pMOS管的栅极、所述的第一nMOS管的栅极和所述的第二pMOS管的漏极并接于反相信号输出端，所述的信号输出端与第三nMOS管的源极连接，所述的第三nMOS管的栅极与辅助时钟信号端连接，所述的反相信号输出端与第四nMOS管的源极连接，所述的第四nMOS管的栅极与反相辅助时钟信号端连接，所述的逻辑赋值电路由四个nMOS传输管即第五nMOS管、第六nMOS管、第七nMOS管和第八nMOS管构成，所述的第五nMOS管的源极和第六nMOS管的源极与所述的第三nMOS管的漏极连接，所述的第七nMOS管的源极和所述的第八nMOS管的源极与所述的第四nMOS管的漏极连接，所述的第五nMOS管的漏极与第一信号输入端连接，所述的第六nMOS管的漏极与第二信号输入端连接，所述的第七nMOS管的漏极与第三信号输入端连接，所述的第八nMOS管的漏极与第四信号输入端连接，所述的第五nMOS管的栅极和所述的第八nMOS管的栅极并接于第五信号输入端，所述的第六nMOS管的栅极和所述的第七nMOS管的栅极并接于第六信号输入端。