一种CMOS超宽带二分频器结构
本发明属于时钟分频技术领域,具体为一种基于标准CMOS工艺的,适用于超宽带的二分频器结构。这种二分频器由两个主从结构差分模拟D锁存器构成。其中,每个D锁存器分别由一对差分NMOS管作为放大部分、一对交叉耦合的正反馈NMOS管作为锁存部分、一对PMOS管作为负载,一对时钟控制NMOS管分别作为放大部分和锁存部分的动态偏置。PMOS管偏置电压大小随频率而变化,一个频率到电压的转换电路给PMOS管负载提供偏置。本发明可有效增加分频器的工作频率范围,其上下限频率比可达250左右。本发明电路同时具备低功耗、低噪声、高速等特点。
发明专利
CN201010281878.9
2010-09-15
CN101924553A
2010-12-22
H03L7/18(2006.01)I
复旦大学
梅年松;洪志良
200433 上海市杨浦区邯郸路220号
上海正旦专利代理有限公司 31200
陆飞%盛志范
上海;31
一种CMOS超宽带二分频器结构,其特征在于,该结构包括两个主从结构差分模拟D锁存器,两个D锁存器接成负反馈形式;其输入为差分信号:??????????????????????????????????????????????????????????????????????????????????????????????和,为正弦波信号,或者以为方波信号。2010102818789100001dest_path_image002.jpg,2010102818789100001dest_path_image004.jpg