一种锗化硅双极-互补金属氧化物半导体上变频混频器
本发明公开了一种锗化硅双极-互补金属氧化物半导体上变频混频器，该混频器具体电路包含了两个吉尔伯特双平衡单元结构，电路结构从上到下包括输出级，开关级，跨导级，电流源级；同时，电路还采用了电流注入方式，在最顶端有四个N型MOS管，动态抽取流过开关的电流，减小开关的噪声贡献。该混频器结合了双极型器件和MOS器件两者的优点，利用了锗化硅器件低噪声优势，具有低噪声，高线性度，低谐波失真，工作速度快等特点；本发明单边带噪声系数为9dB，输入1dB压缩点为-1.3dB同时转换增益为-2.5dB；本发明可应用于全球通(GSM)系统、射频识别(RFID)系统。
发明专利
CN201010281785.6
2010-09-15
CN101951224A
2011-01-19
H03D7/14(2006.01)I
华东师范大学%上海集成电路研发中心有限公司
华林;陈磊;赖宗声;石春琦;张伟;刘盛富;张书霖;苏杰;胡少坚;王勇;赵宇航;陈寿面
200241 上海市闵行区东川路500号
上海蓝迪专利事务所 31215
徐筱梅%张翔
上海;31
一种锗化硅双极?互补金属氧化物半导体上变频混频器，其特征在于该混频器包括：第一基带信号端INI，第二基带信号端INIB，第三基带信号端INQ，第四基带信号端INQB，0度本振信号端LO0，90度本振信号端LO90，180度本振信号端LO180，270度本振信号端LO270，第一偏置电压端VB22，第二偏置电压端VB2端，第三偏置电压端VB15端，输出端OUT1，输出端OUT2，电源端VDD33，接地端GND，第一晶体管Q1，第二晶体管Q2，第三晶体管Q3，第四晶体管Q4，第五晶体管Q5，第六晶体管Q6，第七晶体管Q7，第八晶体管Q8，第九晶体管Q9，第十晶体管Q10，第十一晶体管Q11，第十二晶体管Q12，第十三晶体管Q13，第十四晶体管Q14，第一MOS管M1，第二MOS管M2，第三MOS管M3和第四MOS管M4，具体连接方式为：第一晶体管Q1集电极和第一电阻R1相连，基极与第四电阻R4和第二电容C2的一端并联，发射极与第九晶体管Q9的集电极相连；第二晶体管Q2基极与第一电容C1和第三电阻R3的一端连接，集电极与第二电阻R2相连，发射极与第九晶体管Q9的集电极相连；第三晶体管Q3基极与第二晶体管Q2的基极相连，集电极与第一电阻R1相连，发射极与第十晶体管Q10的集电极相连；第四晶体管Q4基极与第二电容C2和第四电阻R4的一端连接，集电极与第二电阻R2相连，发射极与第十晶体管Q10的集电极相连；第五晶体管Q5集电极与第一电阻R1相连，基极与第六电阻R6和第四电容C4的一端并联，发射极与第十一晶体管Q11的集电极相连；第六晶体管Q6基极与第三电容C3和第五电阻R5的一端连接，集电极与第二电阻R2相连，发射极与第十一晶体管Q11的集电极相连；第七晶体管Q7基极与第六晶体管Q6基极相连，集电极与第一电阻R1相连，发射极与第十二晶体管Q12的集电极相连；第八晶体管Q8基极与第四电容C4和第六电阻R6的一端连接，集电极与第二电阻R2相连，发射极与第十二晶体管Q12的集电极相连；第九晶体管Q9基极与第五电容C5和第七电阻R7的一端相连，集电极与第一晶体管Q1、第二晶体管Q2的发射极连接，发射极与第十三晶体管Q13的集电极连接；第十晶体管Q10基极与第八电阻R8和第六电容C6连接，集电极与第三晶体管Q3、第三晶体管Q4的发射极连接，发射极与第十三晶体管Q13的集电极连接；第十一晶体管Q11基极与第十电阻R10和第八电容C8相连接，集电极与第五晶体管Q5和第六晶体管Q6的发射极相连，发射极与第十四晶体管Q14的集电极相连，第十二晶体管Q12基极与第九电阻R9和第七电容C7相连，集电极与第七晶体管Q7和第八晶体管Q8发射极相连，发射极与第十四晶体管Q14的集电极相连；第十三晶体管的基极与第十一电阻R11相连，集电极与第九晶体管Q9、第十晶体管Q10的发射极连接，发射极与接地端GND连接；第十四晶体管基极与第十二电阻R12相连，集电极与第十一晶体管Q11、第十二晶体管Q12的发射极相连，发射极与接地端GND相连；第一MOS管M1栅极与第一偏置电压端VB22相连，漏极与电源端VDD33相连，源极与第一晶体管Q1和第二晶体管Q2的发射极相连；第二MOS管M2栅极与第一偏置电压VB22相连，漏极与电源端VDD33相连，源极与第三晶体管Q3和第四晶体管Q4的发射极相连；第三MOS管M3栅极与第一偏置电压VB22相连，漏极与电源端VDD33相连，源极与第七晶体管Q7和第八晶体管Q8的发射极相连；第四MOS管M4基极与偏置电压VB22相连，漏极与电源VDD33连接，源极与第七晶体管Q7和第八晶体管Q8发射极相接；第一电容C1跨接在零度本振信号端LO0、第三电阻R3、第二晶体管Q2和第三晶体管Q3基极之间；第二电容C2跨接在180度本振信号端LO180与第四电阻R4和第一晶体管Q1、第四晶体管Q4的基极之间；第三电容C3跨接在90度本振信号端LO90与第五电阻R5和第六晶体管Q6、第七晶体管Q7的基极之间；第四电容C4跨接在本振信号端LO270与第六电阻R6和第五晶体管Q5、第八晶体管Q8的基极之间；第五电容C5跨接在第一基带信号端INI与第七电阻R7和第九晶体管Q9基极之间；第六电容C6跨接在第二基带信号端INIB与第八电阻R8和第十晶体管Q10基极之间；第七电容C7跨接在第三基带信号端INQ与第九电阻R9和第十二晶体管Q12基极之间；第八电容C8跨接在第四基带信号端INQB与第十电阻R10和第十一晶体管Q11基极之间；第一电阻R1的两端分别与电源端VDD33和第一晶体管Q1的集电极相连；第二电阻R2跨接在电源端VDD33和第八晶体管Q8集电极之间；第三电阻R3两端分别与第一电容C1和第四电阻R4相接；第四电阻R4跨接在第二电容C2和第三电阻R3之间；第五电阻R5跨接在第三电容C3和第六电阻R6之间；第六电阻R6两端分别与第四电容C4和第五电阻R5相连；第七电阻R7一端接第五电容C5，另一端与第三偏置电压VB15以及第八电阻R8相接；第八电阻R8一端与第六电容C6相接，另一端与第三偏置电压VB15以及第七电阻R7相接；第九电阻R9一端与第七电容C7相接，另一端和第三偏置电压VB15以及第十电阻R10相接；第十电阻Ri0一端与第八电容C8相接，另一端和第三偏置电压VB15以及第九电阻R9相连；第十一电阻R11一端接偏置电压VB2，另一端接第十三晶体管Q13基极；第十二电阻R12一端接偏置电压VB2，另一端接第十四晶体管Q14的基极；输出端OUT1设在第一晶体管Q1和第一电阻R1之间；输出端OUT2设在第八晶体管Q8和第二电阻R2之间。