具有抖动脉宽调制控制器的数字锁相系统
本发明提供一种数字锁相环(DPLL)，有一个数字控制振荡器(DCO)，产生一组一由具有最高有效位(MSB)和一个最低有效位(LSB)的数字输入确定的输出时钟频率。LSB是由一个脉宽调制(PWM)控制器产生，是由一个输出时钟除以C的控制时钟进行时钟控制。参考时钟与输出时钟除以M的反馈时钟进行比较。对每个参考时钟周期，PWM控制器产生M/C个LSB，并载入它们到一个并-串行移位寄存器，连续传送LSB。脉宽是由一个精细数字环滤波器确定，这个精细数字环滤波器使用一个高时间分辨率过滤相位比较结果。粗调数字环滤波器使用一个低时间分辨率，从相位比较结果产生MSB。通过随机选择高电平或低电平脉冲并随机调整脉宽，抖动(dither)PWM的LSB波形。
发明专利
CN201010281314.5
2010-09-02
CN101958711A
2011-01-26
H03L7/08(2006.01)I
香港应用科技研究院有限公司
陈志发;林建炜;钟国栋
中国香港新界沙田香港科学园科技大道西二号生物资讯中心三楼
深圳新创友知识产权代理有限公司 44223
江耀纯
香港;HK
一个数字锁相环(DPLL)，包括：一个参考时钟输入，其接收一个具有参考频率的参考时钟；一个数字控制振荡器(DCO)，其产生一个具有输出频率的输出时钟，该输出频率是由一个数字振荡器输入确定，数字振荡器输入有最高有效位(MSB)和一个最低有效位(LSB)；一个反馈分频器，其将输出时钟除以M以产生一个反馈时钟，其中当反馈时钟被相位锁定到参考时钟时，输出频率是参考频率的M倍，其中M是一个整数；一个控制分频器，其将输出时钟除以C以产生一个控制时钟，其中输出频率是控制时钟的控制频率的C倍，其中当反馈时钟被相位锁定到参考时钟时，控制频率是参考频率的M/C倍，其中C是一个整数；一个时间数字转换器(TDC)，其接收参考时钟和反馈时钟，TDC使用一个低时间分辨率执行反馈时钟和参考时钟的相位比较，以产生一个粗相位比较信号，并使用一个高时间分辨率以产生一个精细相位比较信号，其中与低时间分辨率相比，高时间分辨率有更小的时间量；一个粗调数字环滤波器，其从TDC接收低时间分辨率，并产生MSB到DCO；一个精细数字环滤波器，其从TDC接收高时间分辨率，并产生一个精细环滤波器数值；和一个脉宽调制(PWM)控制器，其在参考时钟的每个周期产生M/C个的LSB位，M/C个的LSB位形成一个脉冲，其脉宽由来自精细数字环滤波器的精细环滤波器数值确定，对应控制时钟的每个周期，PWM控制器发送M/C个的LSB位中的一个位到DCO的数字振荡器输入，由此，通过对应精细环滤波器数值来调制脉宽，PWM控制器产生LSB到数字控制振荡器。