具有串行化量化器输出的DELTA-SIGMA模数转换器(ADC)

摘要：

一种具有串行化量化器输出端的delta-sigma(Δ-∑)模数转换器(analog-to-digital?converter，ADC)，其数据率高于delta-sigma调制器的量化率、但小于由某乘积确定的位速率，该乘积即为表示对反馈数模转换器(DAC)的输入所需的位数与量化率的乘积。通过根据附加信息的数值在冗余代码之中作选择，可在串行位流中编码附加信息。串行位流可编码在连续量化器输出样本之间的差分，且附加信息可包括量化器输出的绝对值、同步信息、以及/或用于区分对应于多个ADC输入通道的数据的成帧信息。

专利类型：发明专利

申请/专利号：CN201010273659.6

申请日期：2010-08-31

公开/公告号：CN102013893A

公开/公告日：2011-04-13

主分类号：H03M1/12(2006.01)I

申请/专利权人:美国思睿逻辑有限公司

发明/设计人:约翰·L·梅安森

主申请人地址:美国德克萨斯州奥斯汀

专利代理机构:上海浦一知识产权代理有限公司 31211

代理人:丁纪铁

国别省市代码:美国;US

权利要求：

一种模数转换器，包括：噪音整形滤波器，其输入端用于接收要被转换为数值的模拟信号；量化器，其输入端与所述噪音整形滤波器的输出端耦合，用于在所述量化器的量化率下产生量化输出值，其中所述量化输出值来自一组多于二个的输出值；数模转换器，其输入端用于接收所述量化输出值，其输出端与所述噪音整形滤波器的输入端耦合，用于提供反馈信号，其中所述噪音整形滤波器、所述量化器和所述数模转换器形成delta?sigma调制器环路；以及串行数据电路，其输入端与所述量化器的输出端耦合，用于产生表示所述量化输出值的串行位流，其中所述串行位流的所述位速率与所述量化器的所述量化率的比值大于1，但小于表示所述数模转换器的所述输入所需的最少位数。